一种基于快速归一化互相关法的相似性测度硬件加速方法

    公开(公告)号:CN104657553B

    公开(公告)日:2018-03-09

    申请号:CN201510070071.3

    申请日:2015-02-10

    Abstract: 一种基于快速归一化互相关法的相似性测度硬件加速方法,首先建立实时图与模板图之间相关系数的数学模型;然后利用两层流水线进行硬件算法的设计,并利用有限状态机方法计算搜索窗口选定的实时图与模板图之间的相关系数;在所有搜索窗口选定的实时图与模板图之间的相关系数计算完成后,找出相关系数中的最大值和对应搜索窗口左上角在实时图坐标系中的横坐标和纵坐标,该搜索窗口对应的选定区域即为匹配区域,本发明合理控制硬件资源代价,在Xilinx Virtex5‑XC5VFX100T下满足达到100M的要求,对大小为80*64的实时图和大小为25*25的模板图进行相似性匹配运算只需3.5ms,极大的提高了算法速度。

    一种红外图像9/7小波变换硬件加速电路

    公开(公告)号:CN104301740B

    公开(公告)日:2017-09-29

    申请号:CN201410585054.9

    申请日:2014-10-27

    Abstract: 一种红外图像9/7小波变换硬件加速电路,读数据控制模块首先从图像RAM中按预设的顺序读取原始红外图像的像素值,并启动小波计算电路,小波计算电路从初始q位置开始读取九个像素值,每读取九个像素值,令q的取值等于q+2,启动小波计算电路重新从q位置读取九个像素值,直至按当前预设顺序全部读完;小波计算电路读取头九个像素值进行小波变换得到小波变换结果;写数据控制模块将小波变换结果按照转置后的位置存储在临时RAM中;读数据控制模块从临时RAM中按照相同的顺序读取像素值,并启动小波计算电路;写数据控制模块将小波计算电路得到的小波变换结果按照转置后的位置存储在图像RAM中。

    一种兼容不同位宽支持非对齐访问的FPGA片内存储控制器

    公开(公告)号:CN104731525A

    公开(公告)日:2015-06-24

    申请号:CN201510065349.8

    申请日:2015-02-06

    Abstract: 一种兼容不同位宽支持非对齐访问的FPGA片内存储控制器,包括译码器和2n个存储器;各存储器独立进行数据的存储和读取,译码器对2n个存储器进行组合地址编解码控制;在进行数据读取或存储时,译码器将位宽为N的地址信号进行译码,地址信号的低n位通过译码器形成2n位的存储控制器选择信号,从2n个存储器选择数据起始位所在的存储器;地址信号的高N-n位通过译码器形成2N-n位的存储器地址位选择信号,确定数据起始位在之前选定的存储器中的存储器地址位,从而确定数据起始位,在一个读取或存储周期内,读取2n·m bit的数据,该存储控制器可显著提高存储器数据读写效率,提高算法处理速度,同时该存储控制器也适合于需要考虑数据对齐的存储器快速读取的其他应用。

    一种支持梯形图功能块指令扩展的双核PLC系统

    公开(公告)号:CN103593321B

    公开(公告)日:2016-05-04

    申请号:CN201310485344.1

    申请日:2013-10-16

    Abstract: 一种支持梯形图功能块指令扩展的双核PLC系统,在通用处理器内设置指令扩展模块、输入模块、指令解析模块和输出模块;梯形图专用处理器将当前梯形图功能块指令发送至通用处理器和指令扩展模块;指令扩展模块接收梯形图功能块指令,并对其进行扩展,将扩展后的指令发送至指令解析模块;用户通过通用处理器将当前梯形图功能块指令中功能块号对应功能需要的共享数据的寄存器地址、共享数据块的起始地址发送至指令扩展模块;梯形图专用处理器向输入模块发送至少一路电信号,输入模块将接收的电信号转换成控制信号;指令解析模块根据控制信号解析并执行接收的指令,调用通用处理器中相应的应用程序,将应用程序结果通过输出模块输入至梯形图专用处理器。

Patent Agency Ranking