-
公开(公告)号：CN118055620A
公开(公告)日：2024-05-17
申请号：CN202211461813.1
申请日：2022-11-17
申请人： 北京超弦存储器研究院
IPC分类号： H10B61/00
摘要： 一种存储器及其制造方法，存储器包括：设置在基底上的多个存储单元，存储单元包括磁性隧道结、底电极和顶电极；密封层，环绕磁性隧道结的侧壁并允许顶电极的顶部露出；带有开孔的硬掩膜层，设置在存储单元远离基底的一侧；第一介电质层，设置在硬掩膜层远离基底的一侧，并且部分第一介电质层穿过硬掩膜层的开孔沿着靠近基底的方向延伸；顶电极连线，设置在顶电极连线开孔中，顶电极连线开孔贯穿第一介电质层和硬掩膜层并朝着靠近基底的方向延伸，顶电极连线与顶电极电连接；在相同的刻蚀条件下，第一介电质层的刻蚀速率大于硬掩膜层的刻蚀速率。本申请实施例的存储器可以有效地消除顶电极连线刻蚀凹陷，避免从磁性隧道结侧壁到顶电极连线的短路。
-
-
公开(公告)号：CN116863974A
公开(公告)日：2023-10-10
申请号：CN202311138443.2
申请日：2023-09-05
申请人： 北京超弦存储器研究院
摘要： 本申请实施例提供了一种半导体器件及电子设备。该半导体器件包括：衬底以及设置在衬底一侧的存储部、走线部和外围电路部，在垂直于衬底的方向上，存储部、走线部和外围电路部的位置不同；存储部包括至少两个子存储阵列，至少两个子存储阵列沿平行于衬底的第一方向依次排布；子存储阵列包括至少一个存储单元，存储单元包括晶体管；走线部包括至少一个共享字线；至少两个子存储阵列中，位于不同子存储阵列的存储单元的晶体管的栅极与同一共享字线电连接，共享字线与外围电路部连接。本申请实施例通过共享字线方式，可以大幅减少走线和降低外围电路面积，不占用多余面积，提高器件密度和集成度。
-
-
公开(公告)号：CN118317603B
公开(公告)日：2024-09-27
申请号：CN202410429431.3
申请日：2024-04-10
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本公开实施例涉及一种半导体器件及其制造方法、电子设备。该半导体器件包括衬底，位于衬底上的至少一个存储单元，存储单元包括沿第一方向分布的写晶体管和读晶体管，第一方向平行于衬底；读晶体管包括沿第一方向延伸的第一栅极，沿第一方向延伸且至少部分环绕第一栅极的侧壁的第一半导体层、至少部分环绕第一半导体层的侧壁的背栅以及位于背栅沿第一方向的两侧的第一电极和第二电极，第一栅极与第一半导体层之间以及背栅与第一半导体层之间均具有栅极绝缘层；写晶体管包括沿第三方向延伸的第二栅极、至少部分环绕第二栅极的侧壁的第二半导体层、位于第二栅极与第二半导体层之间的第二栅极绝缘层。本公开实施例的制造方法容易控制且器件性能增强。
-
公开(公告)号：CN118234233B
公开(公告)日：2024-07-23
申请号：CN202410642552.6
申请日：2024-05-22
申请人： 北京超弦存储器研究院
摘要： 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层的存储单元沿着垂直衬底方向延伸；存储单元包括平行分布的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成平行延伸开口朝向第二晶体管的凹槽；第一晶体管的第一栅电极设置在凹槽内靠近凹槽的底壁一侧，字线沿垂直于衬底方向贯穿凹槽；第二晶体管的第二半导体层设置在凹槽内且环绕字线的侧壁，且第二半导体层与第一栅电极连接，字线填充凹槽。本公开实施例提供的方案，第二半导体层环绕字线，字线填充第一半导体层形成的凹槽，可以使用字线同时控制第一晶体管和第二晶体管，减小器件的面积。
-
公开(公告)号：CN116997182B
公开(公告)日：2024-07-09
申请号：CN202310961698.2
申请日：2023-08-01
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请实施例提供了一种存储器及其制造方法。在本申请实施例所提供的存储器中，通过在阵列结构和台阶结构之间设置电极叠置结构，使得连接电极通过台阶结构、电极叠置结构的电极单元即可与阵列结构的位线电连接，从而能够大大减小用于连接位线和连接电极的导电走线，从而有助于减少存储器中导电走线的排布密度，有助于提高提高存储器中阵列结构占用的面积，从而有助提高存储器的存储密度，有助于降低存储器的制造难度。
-
公开(公告)号：CN118234233A
公开(公告)日：2024-06-21
申请号：CN202410642552.6
申请日：2024-05-22
申请人： 北京超弦存储器研究院
摘要： 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层的存储单元沿着垂直衬底方向延伸；存储单元包括平行分布的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成平行延伸开口朝向第二晶体管的凹槽；第一晶体管的第一栅电极设置在凹槽内靠近凹槽的底壁一侧，字线沿垂直于衬底方向贯穿凹槽；第二晶体管的第二半导体层设置在凹槽内且环绕字线的侧壁，且第二半导体层与第一栅电极连接，字线填充凹槽。本公开实施例提供的方案，第二半导体层环绕字线，字线填充第一半导体层形成的凹槽，可以使用字线同时控制第一晶体管和第二晶体管，减小器件的面积。
-
公开(公告)号：CN117715419B
公开(公告)日：2024-04-19
申请号：CN202410167340.7
申请日：2024-02-06
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
公开(公告)号：CN117715419A
公开(公告)日：2024-03-15
申请号：CN202410167340.7
申请日：2024-02-06
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.032 秒)
