公开(公告)号：CN104795379A

公开(公告)日：2015-07-22

申请号：CN201510217835.7

申请日：2015-04-30

申请人： 南通大学

发明人： 孙海燕 ,  孙玲 ,  杨玲玲 ,  刘炎华 ,  王智锋 ,  王雪敏

IPC分类号： H01L23/495 ,  H01L23/31

摘要： 本发明提供了差分共面传输线封装引脚内外级联结构，包括载片台、分布于载片台外周向的框架引脚和封装体。其中，框架引脚包括差分共面传输线，差分共面传输线包括并排设置的二中心导体和位于二中心导体两侧的返回路径；中心导体包括封装于封装体内部的信号线封装体内部引脚和位于封装体外部的信号线封装体外部引脚；信号线封装体内部引脚的横向尺寸与信号线封装体外部引脚的横向尺寸不同，本发明减少了现有技术中非规则的弯角所造成的整个传输通道上的阻抗不连续的缺陷。

公开(公告)号：CN107330184B

公开(公告)日：2020-03-24

申请号：CN201710514918.1

申请日：2017-06-29

申请人： 南通大学

发明人： 孙海燕 ,  孙玲 ,  赵继聪 ,  刘炎华 ,  杨玲玲 ,  成秀清 ,  孙文俊

IPC分类号： G06F30/398 ,  G01R31/28

摘要： 本发明实施例提供了一种电气组件中的键合线的仿真测试方法，包括：生成电气组件的物理仿真模型；以第一导线朝第二导线方向的结束端为起始划分线，以第二导线朝第一导线方向的结束端为终止划分线，将仿真模型划分为头部分、中间部分和尾部分，其中，头部分对应于键合线与第一导线的焊盘区域，尾部分对应于键合线与第二导线的焊盘区域；建立头部分的和尾部分的电路模型；建立中间部分的电路模型；将头部分的电路模型、中间部分的电路模型和尾部分的电路模型级联，生成电气组件的仿真电路。本发明实施例还提供了相应的存储介质和电子设备。本发明能够代替全波电磁场仿真软件生成仿真电路，降低成本，减少不必要的资源浪费。

公开(公告)号：CN103095640A

公开(公告)日：2013-05-08

申请号：CN201310067253.6

申请日：2013-03-04

申请人： 南通大学

发明人： 金婕 ,  彭飞 ,  夏峻 ,  刘炎华 ,  孙士民

IPC分类号： H04L27/26

摘要： 本发明公开了一种提高高速移动OFDM系统同步准确性的方法，包括：将无线局域网协议帧结构中的短训练序列进行预加重；根据预加重后的短训练序列与无线局域网协议帧结构中长训练序列确定同步位置。本发明能够提高对抗信道快速时间选择性衰落的能力，提高OFDM系统的同步准确性。

公开(公告)号：CN107330184A

公开(公告)日：2017-11-07

申请号：CN201710514918.1

申请日：2017-06-29

申请人： 南通大学

发明人： 孙海燕 ,  孙玲 ,  赵继聪 ,  刘炎华 ,  杨玲玲 ,  成秀清 ,  孙文俊

IPC分类号： G06F17/50 ,  G01R31/28

摘要： 本发明实施例提供了一种电气组件中的键合线的仿真测试方法，包括：生成电气组件的物理仿真模型；以第一导线朝第二导线方向的结束端为起始划分线，以第二导线朝第一导线方向的结束端为终止划分线，将仿真模型划分为头部分、中间部分和尾部分，其中，头部分对应于键合线与第一导线的焊盘区域，尾部分对应于键合线与第二导线的焊盘区域；建立头部分的和尾部分的电路模型；建立中间部分的电路模型；将头部分的电路模型、中间部分的电路模型和尾部分的电路模型级联，生成电气组件的仿真电路。本发明实施例还提供了相应的存储介质和电子设备。本发明能够代替全波电磁场仿真软件生成仿真电路，降低成本，减少不必要的资源浪费。

公开(公告)号：CN103095640B

公开(公告)日：2015-10-28

申请号：CN201310067253.6

申请日：2013-03-04

申请人： 南通大学

发明人： 金婕 ,  彭飞 ,  夏峻 ,  刘炎华 ,  孙士民

IPC分类号： H04L27/26

摘要： 本发明公开了一种提高高速移动OFDM系统同步准确性的方法，包括：将无线局域网协议帧结构中的短训练序列进行预加重；根据预加重后的短训练序列与无线局域网协议帧结构中长训练序列确定同步位置。本发明能够提高对抗信道快速时间选择性衰落的能力，提高OFDM系统的同步准确性。

公开(公告)号：CN114297983B

公开(公告)日：2024-08-02

申请号：CN202210027770.X

申请日：2022-01-11

申请人： 南通大学 ,  苏州锐杰微科技集团有限公司

发明人： 孙海燕 ,  彭馨伟 ,  刘炎华 ,  赵继聪 ,  方家恩

IPC分类号： G06F30/398 ,  G06F30/394 ,  G06F115/12

摘要： 本发明公开一种优化通信功耗的2.5D chiplet排布方法，步骤包括根据每个chiplet之间的比例关系以及排布间距确定每个chiplet的尺寸理论值；根据全部chiplet的尺寸理论值确定拓扑结构的大小，并将拓扑结构划分为若干个相等尺寸的第一单位格；根据待映射排布的chiplet的通信数据量的大小从大到小依次确认待映射排布的chiplet在拓扑结构上的未确认有chiplet的映射排布位置的第一单位格上的映射排布位置，形成映射排布方式；计算每一个映射排布方式的总体通信能耗；选择总体通信能耗的最小值对应的映射排布方式作为最终映射排布方式。本申请能够实现映射排布在2.5D集成中硅载板上的chiplet之间通信能耗达到最小并减小拓扑结构的面积，有效解决2.5D集成功耗和散热方面的问题，并有效降低成本。

公开(公告)号：CN114297983A

公开(公告)日：2022-04-08

申请号：CN202210027770.X

申请日：2022-01-11

申请人： 南通大学 ,  苏州锐杰微科技集团有限公司

发明人： 孙海燕 ,  彭馨伟 ,  刘炎华 ,  赵继聪 ,  方家恩

IPC分类号： G06F30/398 ,  G06F30/394 ,  G06F115/12

摘要： 本发明公开一种优化通信功耗的2.5D chiplet排布方法，步骤包括根据每个chiplet之间的比例关系以及排布间距确定每个chiplet的尺寸理论值；根据全部chiplet的尺寸理论值确定拓扑结构的大小，并将拓扑结构划分为若干个相等尺寸的第一单位格；根据待映射排布的chiplet的通信数据量的大小从大到小依次确认待映射排布的chiplet在拓扑结构上的未确认有chiplet的映射排布位置的第一单位格上的映射排布位置，形成映射排布方式；计算每一个映射排布方式的总体通信能耗；选择总体通信能耗的最小值对应的映射排布方式作为最终映射排布方式。本申请能够实现映射排布在2.5D集成中硅载板上的chiplet之间通信能耗达到最小并减小拓扑结构的面积，有效解决2.5D集成功耗和散热方面的问题，并有效降低成本。

公开(公告)号：CN104795379B

公开(公告)日：2017-06-27

申请号：CN201510217835.7

申请日：2015-04-30

申请人： 南通大学

发明人： 孙海燕 ,  孙玲 ,  杨玲玲 ,  刘炎华 ,  王智锋 ,  王雪敏

IPC分类号： H01L23/495 ,  H01L23/31

摘要： 本发明提供了差分共面传输线封装引脚内外级联结构，包括载片台、分布于载片台外周向的框架引脚和封装体。其中，框架引脚包括差分共面传输线，差分共面传输线包括并排设置的二中心导体和位于二中心导体两侧的返回路径；中心导体包括封装于封装体内部的信号线封装体内部引脚和位于封装体外部的信号线封装体外部引脚；信号线封装体内部引脚的横向尺寸与信号线封装体外部引脚的横向尺寸不同，本发明减少了现有技术中非规则的弯角所造成的整个传输通道上的阻抗不连续的缺陷。

公开(公告)号：CN106453109A

公开(公告)日：2017-02-22

申请号：CN201610971499.X

申请日：2016-10-28

申请人： 南通大学

发明人： 孙玲 ,  石世领 ,  黄新明 ,  刘炎华 ,  孙海燕 ,  黄静 ,  李杨

IPC分类号： H04L12/771 ,  H04L12/741 ,  G06F15/173

摘要： 本发明涉及片上网络通信方法及路由器，该方法包括片上网络的任一本地路由器接收来自上游路由器发送的微片和下游路由器反馈的下游虚通道信息和拥塞信息，利用该拥塞信息计算出微片到达下游路由器的输出方向，对反馈的下游路由器的虚通道信息进行记录，同时将自身的虚通道信息和拥塞信息反馈至上游路由器，且结合下游路由器的虚通道状态，对微片输出请求进行仲裁，赢得授权的微片结合到达下游路由器的虚通道信息和输出方向形成待发送微片，该微片由输出方向所指定的输出端口输出至下游路由器。有益效果：降低了路由器的设计复杂度，在数据传输过程中采用特殊的请求屏蔽技术提高了片上网络的通信效率和性能。