-
公开(公告)号：CN112310145A
公开(公告)日：2021-02-02
申请号：CN202010512229.9
申请日：2020-06-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储单元阵列，包括：多个存储单元；多条字线；多条位线；以及多条共用源极线。所述存储单元中的每一者包括：开关，所述开关的第一端子耦合到所述共用源极线中的一者，且所述开关的控制端子耦合到所述字线中的一者；存储元件，所述存储元件的第一端子耦合到所述开关的第二端子；以及负电阻器件，所述负电阻器件的第一端子耦合到所述存储元件的第二端子，且所述负电阻器件的第二端子耦合到所述位线中的一者。所述开关、所述存储元件及所述负电阻器件串联耦合。在所述存储单元阵列中进行读取操作期间，比所述负电阻器件的预定阈电压大的读取电压被施加到所述负电阻器件，以使所述负电阻器件进入负电阻状态。
-
公开(公告)号：CN108122565B
公开(公告)日：2020-10-16
申请号：CN201711039479.X
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体器件包括：读出放大器；支线，选择性连接至读出放大器；循环布置，选择性连接至支线；位线阵列，连接至相应的存储器单元；多路复用器，配置为通过位线阵列中相应的线将支线选择性连接至选定的一个存储器单元；以及控制器。该控制器配置为：在收集大量的电荷(收集的电荷)被恢复的恢复阶段期间，允许在循环布置和支线之间电荷的流动(电荷流动)；在收集的电荷被保存的排放阶段期间，中断在循环布置和支线之间的电荷流动；在收集的电荷被再利用的再利用阶段期间，允许在循环布置和支线之间的电荷流动。本发明还提供了半导体器件的操作方法。
-
公开(公告)号：CN110942787A
公开(公告)日：2020-03-31
申请号：CN201910894470.X
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 于鸿昌
IPC: G11C5/14
Abstract: 本发明实施例涉及提升存储器效率的电路与方法。一种电路包含：第一节点，其用于接收第一电流；第一电阻元件，其接收所述第一电流的第一分支电流；数个第一晶体管，其各包含连接到所述第一电阻元件的第二端的第一端子；第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流；第二节点，其用于接收第二电流；第二晶体管，其包含第一端子，所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流；第三电阻元件，其连接到所述第二节点且接收所述第二电流的第二分支电流；其中通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的温度系数。
-
公开(公告)号：CN103219461B
公开(公告)日：2015-07-01
申请号：CN201210193379.3
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/222 , G11C11/161 , G11C11/1659 , G11C11/1675 , H01L43/08
Abstract: 本发明涉及了一种磁阻随机存储器(MRAM)单元，包括了磁隧道结(MTJ)、设置在MTJ上方的顶电极、设置在MTJ下方的底电极，以及设置在MTJ上方或下方的感应线。感应线被配置成在MTJ处产生磁场。
-
公开(公告)号：CN110942787B
公开(公告)日：2024-10-01
申请号：CN201910894470.X
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 于鸿昌
IPC: G11C5/14
Abstract: 本发明实施例涉及提升存储器效率的电路与方法。一种电路包含：第一节点，其用于接收第一电流；第一电阻元件，其接收所述第一电流的第一分支电流；数个第一晶体管，其各包含连接到所述第一电阻元件的第二端的第一端子；第二电阻元件，其连接到所述第一节点且接收所述第一电流的第二分支电流；第二节点，其用于接收第二电流；第二晶体管，其包含第一端子，所述第二晶体管的所述第一端子连接到所述第二节点且接收所述第二电流的第一分支电流；第三电阻元件，其连接到所述第二节点且接收所述第二电流的第二分支电流；其中通过所述第二电阻元件的电阻及所述第三电阻元件的电阻来调整所述第一电流的温度系数。
-
Patent Agency Ranking
公开(公告)号：CN108231099A
公开(公告)日：2018-06-29
申请号：CN201710965541.1
申请日：2017-10-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例描述了可以例如在具有分区的存储块的存储器系统中使用的调节电路及其操作方法。调节电路可以包括控制器电路、定时器电路和温度自适应参考(TAR)生成器。控制器电路可以被配置为输出指示与分区的存储块相关的存储器类型(例如，代码存储器或数据存储器)的控制信号。定时器电路可以被配置为基于控制信号输出定时信号以用于读取存储器操作。而且，TAR生成器可以被配置为基于温度调节用于确认存储器操作的确认参考电流，其中，基于控制信号设置确认参考电流。
-
公开(公告)号：CN108122565A
公开(公告)日：2018-06-05
申请号：CN201711039479.X
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体器件包括：读出放大器；支线，选择性连接至读出放大器；循环布置，选择性连接至支线；位线阵列，连接至相应的存储器单元；多路复用器，配置为通过位线阵列中相应的线将支线选择性连接至选定的一个存储器单元；以及控制器。该控制器配置为：在收集大量的电荷(收集的电荷)被恢复的恢复阶段期间，允许在循环布置和支线之间电荷的流动(电荷流动)；在收集的电荷被保存的排放阶段期间，中断在循环布置和支线之间的电荷流动；在收集的电荷被再利用的再利用阶段期间，允许在循环布置和支线之间的电荷流动。本发明还提供了半导体器件的操作方法。
-
公开(公告)号：CN103971725B
公开(公告)日：2018-02-27
申请号：CN201310185167.5
申请日：2013-05-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/16
CPC classification number: G11C13/0004 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/412 , G11C13/004 , G11C13/0069 , G11C14/009 , G11C2213/79
Abstract: 本发明公开了一种基于电阻的随机存取存储电路，包括第一数据线、第二数据线、多个存储单元、第一驱动单元和第二驱动单元。存储单元以平行于第一数据线和第二数据线的方向一个接一个地排列。存储单元的每一个都连接在第一数据线和第二数据线之间。第一驱动单元与第一数据线的第一端和第二数据线的第一端连接。第一驱动单元被配置成将第一数据线和第二数据线中的一条电连接至第一电压节点。第二驱动单元与第一数据线的第二端和第二数据线的第二端连接。第二驱动单元被配置成将第一数据线和第二数据线的另一条电连接至第二电压节点。
-
公开(公告)号：CN114388007A
公开(公告)日：2022-04-22
申请号：CN202110805115.8
申请日：2021-07-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 于鸿昌
Abstract: 存储器器件包括存储器阵列、参考电压发生器和驱动电路。存储器阵列包括用于存储操作的存储器单元。将参考电压发生器配置为基于存储器阵列的温度或存储器单元的选择晶体管的阈值电压的至少一个来生成参考电压。将驱动电路耦合至参考电压发生器，并且将参考电路配置为根据参考电压来生成位线电压和字线电压的至少一个，其中，通过位线电压或字线电压的至少一个来驱动存储器单元。本发明的实施例还涉及其操作存储器器件的方法。
-
公开(公告)号：CN108231099B
公开(公告)日：2020-12-01
申请号：CN201710965541.1
申请日：2017-10-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例描述了可以例如在具有分区的存储块的存储器系统中使用的调节电路及其操作方法。调节电路可以包括控制器电路、定时器电路和温度自适应参考(TAR)生成器。控制器电路可以被配置为输出指示与分区的存储块相关的存储器类型(例如，代码存储器或数据存储器)的控制信号。定时器电路可以被配置为基于控制信号输出定时信号以用于读取存储器操作。而且，TAR生成器可以被配置为基于温度调节用于确认存储器操作的确认参考电流，其中，基于控制信号设置确认参考电流。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.031 seconds)
