公开(公告)号：CN106653823A

公开(公告)日：2017-05-10

申请号：CN201610719763.0

申请日：2016-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢卉庭 ,  钟于彰 ,  王培伦

IPC: H01L29/06 ,  H01L29/872 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6606 ,  H01L29/66204 ,  H01L29/861 ,  H01L29/0684 ,  H01L29/66143

Abstract: 在一些实施例中，一种半导体器件包括配置为半导体器件的阳极的第一阱区、配置为半导体器件的阴极的第一掺杂区域、配置为半导体器件的另一阴极的第二掺杂区域以及导电区域。第一阱区设置在第一掺杂区域和第二掺杂区域之间，并且配置为电连接导电区域。

公开(公告)号：CN111129123B

公开(公告)日：2023-12-19

申请号：CN201910454866.2

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢卉庭 ,  王培伦 ,  钟于彰

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。

公开(公告)号：CN111987148A

公开(公告)日：2020-11-24

申请号：CN201910982784.5

申请日：2019-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H01L29/40 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088

Abstract: 本公开的各种实施例涉及一种包括设置在漂移区之上的场板的集成芯片。第一栅极电极在源极区与漏极区之间上覆在衬底上。刻蚀终止层在侧向上从第一栅极电极的外侧壁延伸到漏极区。刻蚀终止层上覆在设置在源极区与漏极区之间的漂移区上。场板设置在上覆在衬底上的第一层间介电(ILD)层内。场板上覆在漂移区上。场板的顶表面与第一栅极电极的顶表面对准，且场板的底表面垂直地位于第一栅极电极的底表面上方。场板及第一栅极电极分别包含金属材料。

公开(公告)号：CN111129123A

公开(公告)日：2020-05-08

申请号：CN201910454866.2

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢卉庭 ,  王培伦 ,  钟于彰

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。

公开(公告)号：CN112216738B

公开(公告)日：2025-04-11

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H10D62/10 ,  H10D64/00 ,  H10D30/01 ,  H10D30/65

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。

公开(公告)号：CN112216738A

公开(公告)日：2021-01-12

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/336 ,  H01L29/78

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。