-
公开(公告)号：CN103377963A
公开(公告)日：2013-10-30
申请号：CN201310105572.1
申请日：2013-03-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01B11/00 , G03F7/70633
Abstract: 本发明涉及用于叠加度量的工具所致移位减少量的确定，其中，一个实施例涉及一种用于半导体工件加工的方法。在这一方法中，通过对第一半导体工件执行基线数目的工具所致移位(TIS)测量来确定基线TIS。在已经确定迹线TIS之后，该方法基于对第一后续半导体工件取得的后续数目的TIS测量确定后续TIS。TIS测量的后续数目少于TIS测量的基线数目。
-
公开(公告)号：CN103543611A
公开(公告)日：2014-01-29
申请号：CN201210407666.X
申请日：2012-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/70633
Abstract: 本发明公开了一种光刻工艺，如图案化半导体晶圆的光刻。该工艺包括接收其上形成有各种部件和层的入检半导体晶圆。接收单元诱发的重叠(uniiOVL)修正以及对重叠模块中的入检半导体晶圆进行形变测量。通过对形变测量结果应用预定算法，以通过形变测量结果得出形变诱发的重叠(defiOVL)修正。将defiOVL修正和uniiOVL修正前向馈送给曝光模块，然后对入检半导体晶圆进行曝光处理。
-
公开(公告)号：CN103246152A
公开(公告)日：2013-08-14
申请号：CN201210195645.6
申请日：2012-06-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70633 , G03F1/44
Abstract: 一种确定覆盖误差的方法。该方法包括将图案从中间掩模转印至晶圆以及选择第一组数据点以测量中间掩模上的部件与晶圆上的部件之间的位置差。该方法还包括确定第一组数据点但包含较少数据点的第二组数据点。控制系统使用第二组数据点来动态地调整中间掩模的位置。本发明还提供了动态控制中间掩模位置的控制系统。
-
公开(公告)号：CN101986427A
公开(公告)日：2011-03-16
申请号：CN201010239939.5
申请日：2010-07-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 王盈盈
IPC: H01L23/544 , H01L21/68
CPC classification number: H01L21/68 , G03F9/7011 , G03F9/7084
Abstract: 本发明公开具有预对准图案的半导体晶片和预对准半导体晶片的方法，在该晶片的边缘具有两个或多个刻痕的预对准图案，该方法于制造过程中利用刻痕。于一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。于另一方式中，于制造过程中使用刻痕及平边的晶片预对准方法。于一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离或者平边与邻接的刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离及平边与邻接的刻痕之间的距离各不相同。本发明可使预对准误差降低。
-
公开(公告)号：CN110543083A
公开(公告)日：2019-12-06
申请号：CN201910439073.3
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F9/00
Abstract: 本发明的一些实施例揭露光刻叠对校正以及光刻工艺。根据本发明的一些实施例，一种方法包含：接收晶片；在所述晶片上方界定多个区；沿着第一方向，根据一方程式针对所述多个区的各者执行多区对准补偿；及根据所述多个补偿值，针对所述多个区的各者执行晶片对准及光刻曝光。逐区执行所述晶片对准及所述光刻曝光。
-
Patent Agency Ranking
公开(公告)号：CN103543611B
公开(公告)日：2016-03-30
申请号：CN201210407666.X
申请日：2012-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/70633
Abstract: 本发明公开了一种光刻工艺，如图案化半导体晶圆的光刻。该工艺包括接收其上形成有各种部件和层的入检半导体晶圆。接收单元诱发的重叠(uniiOVL)修正以及对重叠模块中的入检半导体晶圆进行形变测量。通过对形变测量结果应用预定算法，以通过形变测量结果得出形变诱发的重叠(defiOVL)修正。将defiOVL修正和uniiOVL修正前向馈送给曝光模块，然后对入检半导体晶圆进行曝光处理。
-
公开(公告)号：CN103246152B
公开(公告)日：2015-07-01
申请号：CN201210195645.6
申请日：2012-06-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70633 , G03F1/44
Abstract: 一种确定覆盖误差的方法。该方法包括将图案从中间掩模转印至晶圆以及选择第一组数据点以测量中间掩模上的部件与晶圆上的部件之间的位置差。该方法还包括确定第一组数据点但包含较少数据点的第二组数据点。控制系统使用第二组数据点来动态地调整中间掩模的位置。本发明还提供了动态控制中间掩模位置的控制系统。
-
公开(公告)号：CN104281009A
公开(公告)日：2015-01-14
申请号：CN201310439447.4
申请日：2013-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01L22/20 , G01B11/14 , G03F7/70633
Abstract: 本发明的一些实施例涉及光刻重叠采样，其中一种对准方法包括：在晶圆的一面上限定多个区域；以及将多个区域组织成正交区域结构和两个或更多个连续区域结构。在两个或更多个连续区域结构的每一个区域内测量第一数量的对准结构位置，并且在正交区域结构的每一个区域内测量第二数量的对准结构位置，第二数量大于第一数量。然后，基于测量得到的两个或更多区连续区域结构和正交区域结构的对准结构位置，将部件或层与之前形成的部件或层对准。
-
公开(公告)号：CN102063015A
公开(公告)日：2011-05-18
申请号：CN201010147699.6
申请日：2010-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F9/7084 , H01L2924/0002 , H01L2924/00
Abstract: 本发明为一种半导体晶圆与图案对准的方法。此半导体晶圆可包含一曝光区；一晶粒位于曝光场内，其中晶粒包含集成电路区、密封环区以及角落应力解除区；以及一晶粒对准标记位于密封环区与角落应力解除区之间。
-
公开(公告)号：CN104281009B
公开(公告)日：2016-05-04
申请号：CN201310439447.4
申请日：2013-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01L22/20 , G01B11/14 , G03F7/70633
Abstract: 本发明的一些实施例涉及光刻重叠采样，其中一种对准方法包括：在晶圆的一面上限定多个区域；以及将多个区域组织成正交区域结构和两个或更多个连续区域结构。在两个或更多个连续区域结构的每一个区域内测量第一数量的对准结构位置，并且在正交区域结构的每一个区域内测量第二数量的对准结构位置，第二数量大于第一数量。然后，基于测量得到的两个或更多区连续区域结构和正交区域结构的对准结构位置，将部件或层与之前形成的部件或层对准。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
