-
公开(公告)号：CN109427746B
公开(公告)日：2022-05-13
申请号：CN201711250887.X
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 在实施例中，一种具有内连结构的装置包括：内连结构，位于衬底之上，所述内连结构包括第一金属线及第二金属线，所述第一金属线长于所述第二金属线；表面介电层，位于所述内连结构之上；多个第一通孔，位于所述表面介电层中；第一结合接垫，位于所述表面介电层中，其中所述第一结合接垫经由所述第一通孔连接到所述第一金属线的第一端部；多个第二通孔，位于所述表面介电层中；第二结合接垫，位于所述表面介电层中，所述第二结合接垫与所述第一结合接垫彼此分离，其中所述第二结合接垫经由所述第二通孔连接到所述第一金属线的第二端部；以及第三结合接垫，位于所述表面介电层中，其中所述第三结合接垫经由第三通孔连接到所述第二金属线。
-
公开(公告)号：CN110416092B
公开(公告)日：2021-06-01
申请号：CN201810825350.X
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L25/065
Abstract: 本发明实施例提供一种形成封装件的方法，该方法包括形成插入件，插入件包括半导体衬底和位于半导体衬底上方的互连结构。该方法进一步包括将器件管芯接合至插入件，使得插入件中的第一金属焊盘接合至器件管芯中的第二金属焊盘，且插入件中的第一表面介电层接合至器件管芯中的第二表面介电层。该方法进一步包括将器件管芯封装在封装材料中，在器件管芯上方形成导电部件且使导电部件电耦合至器件管芯，以及去除半导体衬底。插入件的一部分、器件管芯、以及导电部件的一些部分组合形成封装件。本发明实施例还提供一种封装件。
-
公开(公告)号：CN109786315A
公开(公告)日：2019-05-21
申请号：CN201811132795.6
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/768 , H01L23/48 , H01L23/488
Abstract: 本发明的实施例涉及一种形成半导体器件的方法，包括将第一器件管芯与第二器件管芯接合。第二器件管芯位于第一器件管芯上方。在包括第一器件管芯和第二器件管芯的组合结构中形成无源器件。无源器件包括第一端和第二端。在第一器件管芯上方形成间隙填充材料，间隙填充材料包括位于第二器件管芯的相对侧上的部分。该方法还包括实施平坦化以露出第二器件管芯，其中，间隙填充材料的剩余部分形成隔离区，形成穿过隔离区的第一贯通孔和第二贯通孔，以电连接至第一器件管芯，并且形成电连接至无源器件的第一端和第二端的第一电连接件和第二电连接件。本发明的实施例还提供了另一种形成半导体器件的方法以及一种封装件。
-
公开(公告)号：CN109427746A
公开(公告)日：2019-03-05
申请号：CN201711250887.X
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 在实施例中，一种具有内连结构的装置包括：内连结构，位于衬底之上，所述内连结构包括第一金属线及第二金属线，所述第一金属线长于所述第二金属线；表面介电层，位于所述内连结构之上；多个第一通孔，位于所述表面介电层中；第一结合接垫，位于所述表面介电层中，其中所述第一结合接垫经由所述第一通孔连接到所述第一金属线的第一端部；多个第二通孔，位于所述表面介电层中；第二结合接垫，位于所述表面介电层中，所述第二结合接垫与所述第一结合接垫彼此分离，其中所述第二结合接垫经由所述第二通孔连接到所述第一金属线的第二端部；以及第三结合接垫，位于所述表面介电层中，其中所述第三结合接垫经由第三通孔连接到所述第二金属线。
-
公开(公告)号：CN112687657B
公开(公告)日：2025-01-28
申请号：CN202010026095.X
申请日：2020-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 一种半导体封装包括第一管芯及第二管芯。第一管芯包括电感器的第一螺旋段及第一结合金属。第一结合金属连接到第一螺旋段。第二管芯结合到第一管芯。第二管芯包括电感器的第二螺旋段及第二结合金属。第二结合金属连接到第二螺旋段。电感器从第一管芯延伸到第二管芯。
-
Patent Agency Ranking
-
公开(公告)号：CN109786315B
公开(公告)日：2020-12-29
申请号：CN201811132795.6
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/768 , H01L23/48 , H01L23/488
Abstract: 本发明的实施例涉及一种形成半导体器件的方法，包括将第一器件管芯与第二器件管芯接合。第二器件管芯位于第一器件管芯上方。在包括第一器件管芯和第二器件管芯的组合结构中形成无源器件。无源器件包括第一端和第二端。在第一器件管芯上方形成间隙填充材料，间隙填充材料包括位于第二器件管芯的相对侧上的部分。该方法还包括实施平坦化以露出第二器件管芯，其中，间隙填充材料的剩余部分形成隔离区，形成穿过隔离区的第一贯通孔和第二贯通孔，以电连接至第一器件管芯，并且形成电连接至无源器件的第一端和第二端的第一电连接件和第二电连接件。本发明的实施例还提供了另一种形成半导体器件的方法以及一种封装件。
-
公开(公告)号：CN110021533A
公开(公告)日：2019-07-16
申请号：CN201811440668.2
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488 , H01L21/66
Abstract: 一种包括测试垫接触件的半导体装置及一种制造所述半导体装置的方法。在实施例中，半导体装置可包括以单一顶部金属层形式设置在衬底之上的第一金属特征及第二金属特征。可在第一金属特征之上形成测试垫且可将测试垫电连接到第一金属特征。可在第二金属特征及测试垫之上形成第一钝化层且第一钝化层可覆盖测试垫的顶表面及侧表面。可形成穿透第一钝化层并接触测试垫的第一通孔，且可形成穿透第一钝化层并接触第二金属特征的第二通孔。
-
-
公开(公告)号：CN112420659B
公开(公告)日：2025-04-04
申请号：CN202010047731.7
申请日：2020-01-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 提供一种半导体结构及其制造方法。半导体结构包括半导体衬底、多个内连层、第一连接件及第二连接件。半导体衬底在所述半导体衬底中包括多个半导体器件。内连层设置在半导体衬底之上且电耦合到半导体器件。第一连接件设置在所述多个内连层之上且延伸到与所述多个内连层的第一层级接触。第二连接件设置在所述多个内连层之上且与第一连接件实质上齐平。第二连接件比第一连接件延伸得更远，以与位于所述多个内连层的第一层级与半导体衬底之间的所述多个内连层的第二层级接触，第一连接件宽于第二连接件。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.031 seconds)
