利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

88 条记录 (耗时 0.044 秒)

    封装件及其形成方法
    1.
    发明公开
    封装件及其形成方法 审中-实审

    公开(公告)号：CN116631879A

    公开(公告)日：2023-08-22

    申请号：CN202310307699.5

    申请日：2023-03-27

    申请人： 台湾积体电路制造股份有限公司

    发明人： 郑心圃 ,  陈宪伟 ,  林孟良 ,  陈英儒 ,  陈硕懋

    IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/768 ,  H01L23/31 ,  H01L23/48 ,  H01L25/16

    摘要： 根据本申请的实施例，提供了一种形成封装件的方法包括形成第一封装组件，其包括中介层和接合到中介层的第一侧的第一管芯。第二管芯接合到中介层的第二侧。第二管芯包括衬底和贯穿衬底的贯通孔。该方法还包括通过多个第一焊料区域将第二封装组件接合到第一封装组件。第一封装组件还通过第二管芯中的贯通孔电连接到第二封装组件。第二管芯还通过多个第二焊料区域接合到第二封装组件。根据本申请的其他实施例，提供了封装件。

    管芯堆叠结构及其制造方法
    2.
    发明公开
    管芯堆叠结构及其制造方法 审中-实审

    公开(公告)号：CN113782520A

    公开(公告)日：2021-12-10

    申请号：CN202111077314.8

    申请日：2021-09-14

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯 ,  陈英儒

    IPC分类号： H01L25/065 ,  H01L23/31 ,  H01L21/56

    摘要： 一种管芯堆叠结构包括内连结构、逻辑管芯、控制管芯、第一绝缘包封体、虚设管芯、存储器立方体及第二绝缘包封体。逻辑管芯电连接到内连结构。逻辑管芯包括第一介电接合结构。控制管芯在侧向上与逻辑管芯隔开且电连接到内连结构。第一绝缘包封体在侧向上包封逻辑管芯及控制管芯。虚设管芯堆叠在逻辑管芯上，逻辑管芯位于内连结构与虚设管芯之间，虚设管芯包括第二介电接合结构，且接合界面位于第一介电接合结构与第二介电接合结构之间。存储器立方体堆叠在控制管芯上且电连接到控制管芯，其中控制管芯位于内连结构与存储器立方体之间。第二绝缘包封体在侧向上包封虚设管芯及存储器立方体。

    半导体器件及其形成方法
    3.
    发明公开
    半导体器件及其形成方法 审中-实审

    公开(公告)号：CN113517205A

    公开(公告)日：2021-10-19

    申请号：CN202110307315.0

    申请日：2021-03-23

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈宪伟 ,  陈英儒 ,  陈明发

    IPC分类号： H01L21/56 ,  H01L21/78 ,  H01L23/31

    摘要： 形成半导体器件的方法，包括：在该半导体器件的第一器件区域中的衬底中形成第一电子组件；在该第一电子组件上方形成第一互连结构，并将该第一互连结构电耦合到该第一电子组件；在该第一互连结构上方形成第一钝化层，该第一钝化层从第一器件区域延伸到与第一器件区域相邻的划线区域；在形成第一钝化层之后，从划线区域去除第一钝化层，同时将第一钝化层的剩余部分保持在第一器件区域中；以及在去除第一钝化层之后沿划线区域切割。本申请的实施例还涉及半导体器件。

    封装件、半导体器件及其形成方法
    4.
    发明公开
    封装件、半导体器件及其形成方法 审中-实审

    公开(公告)号：CN113471141A

    公开(公告)日：2021-10-01

    申请号：CN202110197941.9

    申请日：2021-02-22

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈宪伟 ,  陈英儒 ,  陈洁 ,  陈明发

    IPC分类号： H01L21/768 ,  H01L23/538 ,  H01L27/08 ,  H01L23/64

    摘要： 本文公开了形成超高密度金属‑绝缘体‑金属(SHDMIM)电容器和半导体器件的方法。该方法包括：在半导体衬底上方沉积第一绝缘层，并在第一绝缘层上方沉积被一系列介电层隔开的一系列导电层，一系列导电层包括器件电极和伪金属板。穿过一系列导电层的第一组接触塞接触一系列导电层的第一部分中的一个或多个导电层。穿过一系列介电层的第二组接触塞避免接触一系列导电层的第二部分，一系列导电层的第二部分电浮置。本申请的实施例提供了封装件、半导体器件及其形成方法。

    半导体封装件及其形成方法
    5.
    发明授权
    半导体封装件及其形成方法 有权

    公开(公告)号：CN109786266B

    公开(公告)日：2021-07-13

    申请号：CN201810460994.3

    申请日：2018-05-15

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈洁 ,  陈英儒 ,  陈宪伟

    IPC分类号： H01L21/56 ,  H01L23/31 ,  H01L25/16

    摘要： 在实施例中，封装件包括第一封装结构，该第一封装结构包括：具有有源侧和背侧的第一集成电路管芯，有源侧包括管芯连接件；邻近第一集成电路管芯的第二集成电路管芯，第二集成电路管芯具有有源侧和背侧，有源侧包括管芯连接件；布线管芯，布线管芯包括接合至第一集成电路管芯和第二集成电路管芯的有源侧的管芯连接件，布线管芯将第一集成电路管芯电连接至第二集成电路管芯；密封第一集成电路管芯、第二集成电路管芯和布线管芯的密封剂；以及位于第一集成电路管芯和第二集成电路管芯的管芯连接件上并且电连接至第一集成电路管芯和第二集成电路管芯的管芯连接件的第一再分布结构。本发明的实施例还涉及半导体封装件及其形成方法。

    堆叠式封装装置的制造方法
    8.
    发明公开
    堆叠式封装装置的制造方法 无效

    公开(公告)号：CN107342235A

    公开(公告)日：2017-11-10

    申请号：CN201710137470.6

    申请日：2017-03-09

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈英儒 ,  陈潔 ,  陈宪伟

    IPC分类号： H01L21/56

    摘要： 一种堆叠式封装装置的制造方法：(i)接收前驱物封装，前驱物封装包括前驱物基板及前驱物基板上的多个半导体封装，其中在前驱物基板与半导体封装的每一者之间存在缝隙；(ii)形成填充缝隙的底部封胶材料；(iii)沿着半导体封装的相邻多者之间的区域切割前驱物基板，以形成多个离散的堆叠式封装装置；以及(iv)将补充底部封胶材料应用至这些堆叠式封装装置中的一个堆叠式封装装置。

    半导体器件及其制造方法
    9.
    发明公开
    半导体器件及其制造方法 有权 复审申请

    公开(公告)号：CN107039290A

    公开(公告)日：2017-08-11

    申请号：CN201611202277.8

    申请日：2016-12-23

    申请人： 台湾积体电路制造股份有限公司

    发明人： 陈英儒 ,  苏安治 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

    IPC分类号： H01L21/56 ,  H01L23/31

    摘要： 本发明的实施例提供了一种半导体器件，以及降低应用底部填充材料时毒害凸块下金属的风险的方法。在实施例中，间隔件位于第一凸块下金属和第二凸块下金属之间。当在第一凸块下金属和第二凸块下金属之间分配底部填充材料时，间隔件防止底部填充材料朝向第二凸块下金属蔓延。在另一实施例中，分配底部填充材料时，使用钝化层抑制底部填充材料的流动。本发明的实施例还提供了一种制造半导体器件的方法。