公开(公告)号：CN113764516A

公开(公告)日：2021-12-07

申请号：CN202110254979.5

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  郑光茗 ,  周建志 ,  亚历山大卡尔尼斯基 ,  刘思贤 ,  袁焕之

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 一种半导体器件及其形成方法。半导体器件包含位于衬底内的阱区。源极区和漏极区布置于阱区的相对侧上的衬底内。栅极电极布置于阱区上方，栅极电极具有布置于衬底的最顶部表面下方且在源极区与漏极区之间延伸的底部表面。沟槽隔离结构包围源极区、漏极区以及栅极电极。栅极介电结构将栅极电极与阱区、源极区、漏极区以及沟槽隔离结构分离。栅极电极结构具有中心部分和拐角部分。中心部分具有第一厚度，且拐角部分具有大于第一厚度的第二厚度。

公开(公告)号：CN113764516B

公开(公告)日：2025-03-25

申请号：CN202110254979.5

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  郑光茗 ,  周建志 ,  亚历山大卡尔尼斯基 ,  刘思贤 ,  袁焕之

IPC: H10D64/27 ,  H10D64/01 ,  H10D30/60 ,  H10D30/01

Abstract: 一种半导体器件及其形成方法。半导体器件包含位于衬底内的阱区。源极区和漏极区布置于阱区的相对侧上的衬底内。栅极电极布置于阱区上方，栅极电极具有布置于衬底的最顶部表面下方且在源极区与漏极区之间延伸的底部表面。沟槽隔离结构包围源极区、漏极区以及栅极电极。栅极介电结构将栅极电极与阱区、源极区、漏极区以及沟槽隔离结构分离。栅极电极结构具有中心部分和拐角部分。中心部分具有第一厚度，且拐角部分具有大于第一厚度的第二厚度。

公开(公告)号：CN116230640A

公开(公告)日：2023-06-06

申请号：CN202210445953.3

申请日：2022-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟于彰 ,  陈奕寰 ,  周建志 ,  蔡宗杰 ,  刘思贤 ,  袁焕之 ,  宋主名

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一些实施例关于一种集成芯片结构。集成芯片结构包括具有第一组件区与第二组件区的衬底。多个第一晶体管组件配置在第一组件区中且分别包括配置在第一栅极结构的相对侧上的外延源极/漏极区。外延源极/漏极区包括外延材料。多个第二晶体管组件配置在第二组件区中且分别包括配置在第二栅极结构的相对侧上的注入源极/漏极区。虚设区包括一或多个虚设结构。一或多个虚设结构包括包含有外延材料的虚设外延区。

公开(公告)号：CN220692029U

公开(公告)日：2024-03-29

申请号：CN202322079414.5

申请日：2023-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  袁焕之 ,  钟于彰 ,  叶云田 ,  陈斐筠 ,  陈逸豪 ,  周庭暐

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型实施例是有关于一种具有混合鳍‑介电质区的半导体装置。所述半导体装置包括衬底以及藉由混合鳍‑介电质(HFD)区而在侧向上分隔开的源极区与漏极区。栅电极设置于混合鳍‑介电质区上方，且混合鳍‑介电质区包括被介电质覆盖且藉由介电质而与源极区及漏极区分隔开的多个鳍。