半导体装置
    1.
    发明公开

    公开(公告)号:CN110224024A

    公开(公告)日:2019-09-10

    申请号:CN201810595785.X

    申请日:2018-06-11

    Abstract: 提供一种半导体装置及其形成方法的实施例。此半导体装置包含栅极结构,该栅极结构包含高介电常数栅极介电层、功函数金属层、以及无缝金属填充层。高介电常数栅极介电层位于半导体鳍片中的通道之上。功函数金属层位于高介电常数栅极介电层之上。无缝金属填充层位于功函数金属层之上。此半导体装置的形成方法的实施例包含:在短通道半导体鳍片之上形成高介电常数栅极电极层,在高介电常数栅极电极层之上形成功函数金属层,以及在功函数金属层之上顺应性地形成无缝的金属填充层。

    n-型FinFET、半导体器件和FinFET的制造方法

    公开(公告)号:CN107123675B

    公开(公告)日:2022-05-06

    申请号:CN201610915645.7

    申请日:2016-10-21

    Abstract: 本发明的实施例提供了鳍式场效应晶体管(FinFET)。FinFET包括衬底、栅极堆叠件和应变层。该衬底具有半导体鳍。栅极堆叠件设置为横跨半导体鳍。栅极堆叠件包括栅极介电层、功函层和金属填充层。栅极介电层设置在半导体鳍上。功函层设置在栅极介电层上。金属填充层位于功函层上方。过滤层设置在功函层和金属填充层之间以防止或减少扩散原子的穿透。应变层位于栅极堆叠件旁边。过滤层的材料与功函层的材料和金属填充层的材料不同。本发明的实施例还涉及n‑型FinFET、半导体器件和FinFET的制造方法。

    半导体器件和制造方法
    3.
    发明公开

    公开(公告)号:CN113270403A

    公开(公告)日:2021-08-17

    申请号:CN202010894273.0

    申请日:2020-08-31

    Abstract: 本公开涉及半导体器件和制造方法。公开了一种具有不同栅极结构配置的半导体器件及其制造方法。该半导体器件包括:设置在衬底上的鳍结构;设置在所述鳍结构上的纳米结构沟道区域;以及栅极环绕式(GAA)结构,围绕所述纳米结构沟道区域。所述GAA结构包括:具有金属掺杂区域的高K(HK)栅极电介质层,所述金属掺杂区域具有第一金属材料的掺杂剂;设置在所述HK栅极电介质层上的p型功函数金属(pWFM)层;插入在所述HK栅极电介质层和所述pWFM层之间的双金属氮化物层;设置在所述pWFM层上的n型功函数金属(nWFM)层;以及设置在所述nWFM层上的栅极金属填充层。所述pWFM层包括第二金属材料,并且所述双金属氮化物层包括所述第一金属材料和所述第二金属材料。

    半导体器件和方法
    4.
    发明公开

    公开(公告)号:CN113053885A

    公开(公告)日:2021-06-29

    申请号:CN202010638792.0

    申请日:2020-07-06

    Abstract: 本申请公开了半导体器件和方法。公开了一种包括围绕功函数金属层的阻挡层的半导体器件及其形成方法。在一个实施例中,一种半导体器件包括:半导体衬底;第一沟道区域,位于半导体衬底之上;第二沟道区域,位于第一沟道区域之上;栅极电介质层,围绕第一沟道区域和第二沟道区域;功函数金属层,围绕栅极电介质层;以及阻挡层,围绕功函数金属层,围绕第一沟道区域的第一阻挡层与围绕第二沟道区域的第二阻挡层融合。

    晶体管栅极及其形成方法

    公开(公告)号:CN113345893A

    公开(公告)日:2021-09-03

    申请号:CN202011389575.9

    申请日:2020-12-01

    Abstract: 本公开涉及晶体管栅极及其形成方法。一种器件包括:第一纳米结构;第二纳米结构,第二纳米结构位于第一纳米结构之上;第一高k栅极电介质,第一高k栅极电介质围绕第一纳米结构设置;第二高k栅极电介质,第二高k栅极电介质围绕第二纳米结构设置;以及栅极电极,栅极电极位于第一高k栅极电介质和第二高k栅极电介质之上。栅极电极中位于第一纳米结构和第二纳米结构之间的部分包括填充第一高k栅极电介质和第二高k栅极电介质之间的区域的p型功函数金属的第一部分。

    晶体管栅极及其形成方法

    公开(公告)号:CN113345893B

    公开(公告)日:2025-05-06

    申请号:CN202011389575.9

    申请日:2020-12-01

    Abstract: 本公开涉及晶体管栅极及其形成方法。一种器件包括:第一纳米结构;第二纳米结构,第二纳米结构位于第一纳米结构之上;第一高k栅极电介质,第一高k栅极电介质围绕第一纳米结构设置;第二高k栅极电介质,第二高k栅极电介质围绕第二纳米结构设置;以及栅极电极,栅极电极位于第一高k栅极电介质和第二高k栅极电介质之上。栅极电极中位于第一纳米结构和第二纳米结构之间的部分包括填充第一高k栅极电介质和第二高k栅极电介质之间的区域的p型功函数金属的第一部分。

    集成电路结构及其制造方法
    9.
    发明公开

    公开(公告)号:CN116469836A

    公开(公告)日:2023-07-21

    申请号:CN202210825459.X

    申请日:2022-07-14

    Abstract: 本公开涉及集成电路结构及其制造方法。一种方法,包括:在半导体区域之上形成虚设栅极堆叠;在虚设栅极堆叠的侧面形成源极/漏极区域;去除虚设栅极堆叠以形成沟槽,其中半导体区域暴露于沟槽;形成延伸进入沟槽内的栅极电介质层;以及在栅极电介质层上沉积功函数调整层。功函数调整层包括铝和碳。该方法还包括:在功函数调整层之上沉积p型功函数层;以及执行平坦化工艺以去除p型功函数层、功函数调整层和栅极电介质层的多余部分,以形成栅极堆叠。

    半导体器件和方法
    10.
    发明公开

    公开(公告)号:CN114551446A

    公开(公告)日:2022-05-27

    申请号:CN202110498148.2

    申请日:2021-05-08

    Abstract: 本公开涉及半导体器件和方法。公开了一种形成具有改进的功函数层的半导体器件的方法以及通过该方法形成的半导体器件。在一个实施例中,一种方法包括:在半导体衬底之上的沟道区域上沉积栅极电介质层;在栅极电介质层上沉积第一p型功函数金属;对第一p型功函数金属执行氧处理;以及在执行氧处理之后,在第一p型功函数金属上沉积第二p型功函数金属。

Patent Agency Ranking