-
公开(公告)号：CN103594356B
公开(公告)日：2017-10-17
申请号：CN201310385233.3
申请日：2013-08-30
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L29/36 , H01L29/7395
摘要： 本发明涉及半导体器件技术领域的制造方法，具体涉及一种场终止型IGBT器件的制造方法。该方法包括下述步骤：选择N型掺杂FZ单晶硅片，厚度根据电压等级确定；从硅片背面离子注入磷杂质并实施高温退火，形成厚度15～70um和掺杂浓度2×1013～2×1015/cm3的N型掺杂缓冲层；腐蚀掉背面保护层，采用腐蚀或喷砂方法将背面打毛，形成吸杂源；去除正面保护层，在硅片正面进行IGBT元胞区的制作；从硅片背面研磨5～30um厚度的硅衬底，背面再腐蚀～2um厚度，留下厚度10～65um的N型缓冲层作为场终止区；完成背面集电极区的制作。本发明不需要昂贵的高能离子注入设备或外延设备可形成10～65um的场终止区，适合1700～6500V场终止型IGBT器件制造。
-
公开(公告)号：CN103579322B
公开(公告)日：2016-09-21
申请号：CN201310562571.X
申请日：2013-11-13
IPC分类号： H01L29/739 , H01L23/49 , H01L23/498 , H01L29/06 , H01L21/331 , H01L21/48
CPC分类号： H01L24/05 , H01L2224/05552 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
摘要： 本发明涉及一种功率器件及其制造方法，具体涉及一种增强开关速度和开关均匀性的IGBT器件及其制造方法。该IGBT器件包括发射极PAD区域、栅PAD区域、栅Finger区域、栅Bus区域和终端区域。所述栅PAD区域位于器件中心位置，发射极PAD区域分布在栅PAD四周，栅Finger区将发射极PAD区域分开，栅Bus区域包围着发射极PAD区域，所述终端区位于栅Bus区域外围。本发明通过改进传统的多晶硅层与金属层结构设计，使得IGBT器件在开关过程中对元胞栅极的充电和放电速度加快，从而使IGBT器件整体的开关速度增快。与传统的IGBT器件结构相比，本发明加快了IGBT的开关速度，同时提高了IGBT元胞开关过程的均匀性。
-
公开(公告)号：CN103579322A
公开(公告)日：2014-02-12
申请号：CN201310562571.X
申请日：2013-11-13
IPC分类号： H01L29/739 , H01L23/49 , H01L23/498 , H01L29/06 , H01L21/331 , H01L21/48
CPC分类号： H01L24/05 , H01L2224/05552 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
摘要： 本发明涉及一种功率器件及其制造方法，具体涉及一种增强开关速度和开关均匀性的IGBT器件及其制造方法。该IGBT器件包括发射极PAD区域、栅PAD区域、栅Finger区域、栅Bus区域和终端区域。所述栅PAD区域位于器件中心位置，发射极PAD区域分布在栅PAD四周，栅Finger区将发射极PAD区域分开，栅Bus区域包围着发射极PAD区域，所述终端区位于栅Bus区域外围。本发明通过改进传统的多晶硅层与金属层结构设计，使得IGBT器件在开关过程中对元胞栅极的充电和放电速度加快，从而使IGBT器件整体的开关速度增快。与传统的IGBT器件结构相比，本发明加快了IGBT的开关速度，同时提高了IGBT元胞开关过程的均匀性。
-
公开(公告)号：CN103594356A
公开(公告)日：2014-02-19
申请号：CN201310385233.3
申请日：2013-08-30
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L29/36 , H01L29/7395 , H01L29/66325
摘要： 本发明涉及半导体器件技术领域的制造方法，具体涉及一种场终止型IGBT器件的制造方法。该方法包括下述步骤：选择N型掺杂FZ单晶硅片，厚度根据电压等级确定；从硅片背面离子注入磷杂质并实施高温退火，形成厚度15～70um和掺杂浓度2×1013～2×1015/cm3的N型掺杂缓冲层；腐蚀掉背面保护层，采用腐蚀或喷砂方法将背面打毛，形成吸杂源；去除正面保护层，在硅片正面进行IGBT元胞区的制作；从硅片背面研磨5～30um厚度的硅衬底，背面再腐蚀～2um厚度，留下厚度10～65um的N型缓冲层作为场终止区；完成背面集电极区的制作。本发明不需要昂贵的高能离子注入设备或外延设备可形成10～65um的场终止区，适合1700～6500V 场终止型 IGBT器件制造。
-
公开(公告)号：CN203800056U
公开(公告)日：2014-08-27
申请号：CN201320713738.3
申请日：2013-11-13
IPC分类号： H01L29/739 , H01L23/49 , H01L23/498 , H01L29/06
CPC分类号： H01L24/05 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
摘要： 本实用新型涉及一种功率器件，具体涉及一种增强开关速度和开关均匀性的IGBT器件。该IGBT器件包括发射极PAD区域、栅PAD区域、栅Finger区域、栅Bus区域和终端区域。所述栅PAD区域位于器件中心位置，发射极PAD区域分布在栅PAD四周，栅Finger区将发射极PAD区域分开，栅Bus区域包围着发射极PAD区域，所述终端区位于栅Bus区域外围。本实用新型通过改进传统的多晶硅层与金属层结构设计，使得IGBT器件在开关过程中对元胞栅极的充电和放电速度加快，从而使IGBT器件整体的开关速度增快。与传统的IGBT器件结构相比，本实用新型加快了IGBT的开关速度，同时提高了IGBT元胞开关过程的均匀性。
-
公开(公告)号：CN106298897A
公开(公告)日：2017-01-04
申请号：CN201510249973.3
申请日：2015-05-15
申请人： 国网智能电网研究院 , 国网浙江省电力公司国家电网公司
IPC分类号： H01L29/739 , H01L29/417 , H01L21/28 , H01L21/331
摘要： 本发明涉及一种具有分离式集电极的平面栅IGBT，包括衬底、依次设置在衬底上的正面金属电极、隔离氧化膜和平面栅极，平面栅极与衬底之间的P阱区，依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面N型低掺杂缓冲区和背面P+集电区，在背面P+集电区上设有采用绝缘介质填充的背面凹槽，背面凹槽深度大于、等于或小于背面P+集电区的厚度，绝缘介质完全或部分填充凹槽，绝缘介质与P+集电区有交叠，本发明在传统的平面栅型IGBT基础上，通过增加浅凹槽或氧化层隔离结构形成分离式集电极，此结构有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷；有效抑制IGBT器件关断过程中的拖尾电流，降低关断损耗，使得开关速度更快。
-
公开(公告)号：CN106033772A
公开(公告)日：2016-10-19
申请号：CN201510122358.6
申请日：2015-03-19
IPC分类号： H01L29/739 , H01L29/06 , H01L29/423 , H01L21/28 , H01L21/331
CPC分类号： H01L29/7395 , H01L29/0684 , H01L29/42312 , H01L29/66333
摘要： 本发明涉及一种具有改善安全工作区的IGBT器件及其制造方法，在所述IGBT器件有源区设有多晶侧壁保护结构和浅P+结构；所述多晶侧壁保护结构位于多晶硅栅极两侧；所述浅P+结构位于N+区和P-基区之间；在N+区预留空穴通路，形成空穴旁路结构。本发明引入spacer工艺，引入浅P+掺杂工艺；该发明无需增加光刻，可改善N+区下方掺杂分布，改善了空穴流分布，改善了电场分布，减少了寄生晶闸管栓锁。
-
公开(公告)号：CN104934469A
公开(公告)日：2015-09-23
申请号：CN201410100834.X
申请日：2014-03-18
IPC分类号： H01L29/739 , H01L29/06 , H01L21/331
摘要： 本发明涉及一种IGBT终端结构及其制造方法。IGBT终端结构包括N型单晶硅片、P型场限环、场氧化层、栅氧化层、多晶硅层、硼磷硅玻璃以及金属层，P型场限环位于N型单晶硅片中，场氧化层和栅氧化层并行排列，均位于N型单晶硅片的表面，多晶硅层位于场氧化层表面，硼磷硅玻璃位于场氧化层的表面并延伸至多晶硅层和栅氧化层的表面，在硼磷硅玻璃刻蚀有金属连接孔，金属层通过金属连接孔与P型场限环及多晶硅层连接；在P型场限环的外侧增加结深比场限环浅的P型环，使PN结在反偏时耗尽层进一步扩展，减小柱面结位置的电场强度，实现终端效率和可靠性的提高。该制造方法中增加的P型环和有源区P阱注入使用同一块掩膜版，在P阱注入完成该区域的注入掺杂。
-
公开(公告)号：CN104409485A
公开(公告)日：2015-03-11
申请号：CN201410737058.4
申请日：2014-12-05
IPC分类号： H01L29/739 , H01L21/331 , H01L29/423 , H01L21/265
CPC分类号： H01L29/7393 , H01L21/265 , H01L29/66325
摘要： 本发明涉及一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法，本发明在常规方法基础上对P阱注入进行改进，在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入，多次推结方式，使得N+区下方P阱浓度更高，更有效的降低空穴电流流经路径的电阻，有效抑制IGBT器件大电流状态下的闩锁现象，电阻的降低同时可以降低通态压降。本发明在JFET区上方添加一层厚度1.0-1.5μm的场氧化层，减小IGBT器件的反向传输电容，降低器件关断时反向传输电容的放电时间，减小关断损耗；通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。
-
公开(公告)号：CN104934469B
公开(公告)日：2019-02-05
申请号：CN201410100834.X
申请日：2014-03-18
IPC分类号： H01L29/739 , H01L29/06 , H01L21/331
摘要： 本发明涉及一种IGBT终端结构及其制造方法。IGBT终端结构包括N型单晶硅片、P型场限环、场氧化层、栅氧化层、多晶硅层、硼磷硅玻璃以及金属层，P型场限环位于N型单晶硅片中，场氧化层和栅氧化层并行排列，均位于N型单晶硅片的表面，多晶硅层位于场氧化层表面，硼磷硅玻璃位于场氧化层的表面并延伸至多晶硅层和栅氧化层的表面，在硼磷硅玻璃刻蚀有金属连接孔，金属层通过金属连接孔与P型场限环及多晶硅层连接；在P型场限环的外侧增加结深比场限环浅的P型环，使PN结在反偏时耗尽层进一步扩展，减小柱面结位置的电场强度，实现终端效率和可靠性的提高。该制造方法中增加的P型环和有源区P阱注入使用同一块掩膜版，在P阱注入完成该区域的注入掺杂。
-
-
-
-
-
-
-
-
-
搜索结果
82 条记录 (耗时 0.099 秒)
