公开(公告)号：CN108292607A

公开(公告)日：2018-07-17

申请号：CN201680061749.4

申请日：2016-10-19

申请人： 美国联合碳化硅公司

发明人： 阿努普·巴拉 ,  李中达

IPC分类号： H01L21/337 ,  H01L29/808 ,  H01L29/10 ,  H01L29/16 ,  H01L29/06

CPC分类号： H01L29/8083 ,  H01L21/0465 ,  H01L21/26513 ,  H01L21/266 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/0843 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42316 ,  H01L29/66068 ,  H01L29/66909

摘要： 形成有垂直元件和水平元件的JFET，由诸如碳化硅的高带隙半导体材料经由包括上漂移区域和下漏极区域的衬底的三重注入制成，三重注入在漂移区域的一部分中形成下栅极、水平沟道和上栅极。源极区域可以通过顶部栅极的一部分形成，并且顶部栅极和底部栅极连接。垂直沟道区域形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域，使得下栅极调制垂直沟道以及水平沟道，并且来自源极的电流首先流过水平沟道，然后流过垂直沟道进入漂移区域。

公开(公告)号：CN106486330A

公开(公告)日：2017-03-08

申请号：CN201610739033.7

申请日：2016-08-26

申请人： 英飞凌科技股份有限公司

发明人： 罗兰德·鲁普 ,  鲁道夫·埃尔佩尔特 ,  罗曼·埃斯泰夫

IPC分类号： H01J37/09 ,  H01J37/30 ,  H01J37/317 ,  G21K1/10

CPC分类号： G03F7/70008 ,  G03F7/70775 ,  H01J37/3171 ,  H01L21/0273 ,  H01L21/0465 ,  H01L23/544 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/8611 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01J37/09 ,  G21K1/10 ,  H01J37/30 ,  H01J37/317 ,  H01J2237/02 ,  H01J2237/30

摘要： 本发明涉及粒子辐照设备、束改性装置和包括结终端延伸区的半导体器件。束改性装置撞击到束改性装置(700)的暴露面(701)上的粒子从垂直方向偏离。粒子的总透过率沿着平行于暴露面(701)的侧向方向变化。(700)包括散射部(720)，在散射部(720)中，垂直

公开(公告)号：CN105702715A

公开(公告)日：2016-06-22

申请号：CN201510917326.5

申请日：2015-12-10

申请人： 英飞凌科技股份有限公司

发明人： R·埃斯特夫 ,  T·艾钦格 ,  W·伯格纳 ,  D·屈克 ,  D·彼得斯 ,  R·西明耶科

IPC分类号： H01L29/423 ,  H01L21/28 ,  H01L29/24 ,  H01L21/336

CPC分类号： H01L29/063 ,  H01L21/02236 ,  H01L21/045 ,  H01L21/0465 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L21/31111 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7813 ,  H01L21/28008 ,  H01L29/24 ,  H01L29/66477

摘要： 本公开涉及形成具有屏蔽栅极的碳化硅器件的方法，其中，提供了一种碳化硅半导体衬底，其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域，以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

公开(公告)号：CN105393363A

公开(公告)日：2016-03-09

申请号：CN201480034461.9

申请日：2014-05-02

申请人： 三菱电机株式会社

发明人： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC分类号： H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC分类号： H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

摘要： 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的宽能带隙半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

公开(公告)号：CN102668049B

公开(公告)日：2015-11-25

申请号：CN201180005068.3

申请日：2011-08-09

申请人： 住友电气工业株式会社

发明人： 大井直树 ,  盐见弘

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/1608 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/66068 ,  H01L29/7802

摘要： 通过经由掩模层（31）中形成的第一开口进行离子注入，形成第一杂质区（123）。通过在上面已设置掩模层（31）的蚀刻停止层上沉积间隔层（32），形成具有掩模层（31）和间隔层（32）的掩模部（30）。通过对间隔层（32）进行各向异性蚀刻，在掩模部（30）中形成由第二侧壁围绕的第二开口（P2）。通过经由第二开口（P2）进行离子注入，形成第二杂质区（124）。在第二侧壁的与第二深度（D2）等高的高度（HT）内，第二侧壁相对于表面（SO）的角度（AW）为90°±10°。因此，可以提高杂质区延伸的精确度。

公开(公告)号：CN105047721A

公开(公告)日：2015-11-11

申请号：CN201510528204.7

申请日：2015-08-26

申请人： 国网智能电网研究院 ,  国家电网公司 ,  国网浙江省电力公司

发明人： 查祎英 ,  杨霏 ,  王方方 ,  李永平 ,  朱韫晖 ,  田亮 ,  吴昊 ,  夏经华

IPC分类号： H01L29/78 ,  H01L21/04

CPC分类号： H01L29/7813 ,  H01L21/0465 ,  H01L29/66068

摘要： 本发明提供一种碳化硅沟槽栅功率MOSFETs器件及其制备方法，该器件包括：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p型碳化硅区，所述p型碳化硅区之间含有n+碳化硅源区；位于所述p型碳化硅区之间且在n+碳化硅源区下的n型碳化硅漂移层内的n型沟道；沟槽栅介质；栅接触、源接触和漏接触。本发明在垂直双注入MOSFET结构的基础上，在沟道表面反掺杂n型掺杂杂质，以实现表面积累层，避免高能量、大剂量的离子注入及高温退火造成沟道表面积累层电子有效迁移率的降低，降低器件的性能退化，提高抗闩锁能力，本发明简化了碳化硅MOSFET器件的制作方法，适用于工业化生产。

公开(公告)号：CN104981897A

公开(公告)日：2015-10-14

申请号：CN201480007925.7

申请日：2014-01-17

申请人： 住友电气工业株式会社

发明人： 堀井拓 ,  木岛正贵

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L21/0455 ,  H01L21/02123 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/31144 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66053 ,  H01L29/66068 ,  H01L29/7827

摘要： 制造碳化硅半导体器件(100)的方法包括以下步骤。准备碳化硅衬底(10)。形成与碳化硅衬底(10)的第一主表面(10a)相接触的第一掩模层(1)。第一掩模层(1)包括与第一主表面(10a)相接触地布置的第一层(1a)，与第一层相接触地布置的且由不同于第一层的材料制成的蚀刻停止层(1b)，和与蚀刻停止层的和接触第一层的表面相反的表面相接触地布置的第二层(1c)。通过蚀刻第二层(1c)和蚀刻停止层(1b)，在第一掩模层(1)中形成凹进部(9)。使用具有凹进部(9)的第一掩模层(1)，在碳化硅衬底(10)中形成第一杂质区(14)。第一掩模层不包含金属元素。因此，能够提供能抑制金属污染的制造碳化硅半导体器件的方法。

公开(公告)号：CN102217071B

公开(公告)日：2015-09-30

申请号：CN200980145836.8

申请日：2009-10-23

申请人： 昭和电工株式会社

发明人： 菅井昭彦

IPC分类号： H01L29/47 ,  H01L29/861 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L21/0465 ,  H01L21/0475 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606

摘要： 本发明提供一种高性能的半导体装置，其难以发生电场集中且可以抑制漏电流，可以减小PN结区域中的无效区域，可以充分地确保肖特基结区域的面积，可以效率良好且容易地制造。这样的半导体装置是下述的半导体装置：在由SiC形成的第1导电类型的半导体基板(1)的一个面上设置有PN结区域(7a)和肖特基结区域(7b)，在PN结区域(7a)具备设置于半导体基板(1)上的包含第2导电类型层(2)的剖视为梯形的凸状部(2a)和在凸状部(2a)的第2导电类型层(2)上形成欧姆接触的接触层(3)，肖特基电极(4)覆盖凸状部(2a)的侧面和接触层(3)，连续地设置于PN结区域(7a)和肖特基结区域(7b)。

公开(公告)号：CN104425627A

公开(公告)日：2015-03-18

申请号：CN201410435985.0

申请日：2014-08-29

申请人： 英飞凌科技股份有限公司

发明人： J.康拉特 ,  R.西米尼克

IPC分类号： H01L29/861 ,  H01L21/329

CPC分类号： H01L21/266 ,  H01L21/0465 ,  H01L21/76895 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66121 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66893 ,  H01L29/66909 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/8618 ,  H01L29/872

摘要： 本发明涉及垂直半导体器件和其制造方法。垂直半导体器件具有带有第一表面和与第一表面基本平行的第二表面的半导体主体。第一金属化被布置在第一表面上。第二金属化被布置在第二表面上。在与第一表面垂直的截面平面中，半导体主体包含与第二金属化欧姆接触的n掺杂第一半导体区，与第一金属化欧姆接触的多个p掺杂第二半导体区，和多个p掺杂嵌入半导体区。p掺杂第二半导体区基本延伸到第一表面，被彼此间隔开，并且与第一半导体区形成分别的第一pn结。p掺杂嵌入半导体区被彼此间隔开，与p掺杂第二半导体区间隔开，与第一表面并且与第二表面间隔开，并且与第一半导体区形成分别的第二pn结。

公开(公告)号：CN102257190B

公开(公告)日：2014-04-16

申请号：CN201080003672.8

申请日：2010-04-06

申请人： 住友电气工业株式会社

发明人： 原田真 ,  佐佐木信 ,  增田健良

IPC分类号： C30B29/36 ,  C23C16/32 ,  C23C16/42 ,  C30B25/20 ,  H01L21/02 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/80 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/872

CPC分类号： H01L29/7802 ,  B24B7/17 ,  B24B7/228 ,  B24B37/08 ,  B24B37/10 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0465 ,  H01L29/02 ,  H01L29/045 ,  H01L29/063 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/812 ,  H01L29/8122 ,  H01L29/8128 ,  H01L29/8611 ,  H01L29/872

摘要： 提供了一种衬底、具有薄膜的衬底、用上述衬底形成的半导体器件以及制造所述半导体器件的方法，其中所述衬底实现了抑制由于衬底的弯曲而造成半导体器件加工精度的劣化。在衬底(1)中，主表面(1a)的直径为2英寸或更大，主表面(1a)弯曲度值为-40μm至-5μm，并且主表面(1a)的翘曲度值为5μm至40μm。优选衬底(1)的主表面(1a)的表面粗糙程度(Ra)的值为1nm或更小，并且优选主表面(1b)的表面粗糙程度(Ra)的值为100nm或更小。