-
公开(公告)号：CN118861619A
公开(公告)日：2024-10-29
申请号：CN202410836217.X
申请日：2024-06-25
Applicant: 复旦大学附属华山医院 , 复旦大学
IPC: G06F18/213 , G06N3/08 , G06N3/088 , G06F18/2415 , G06F17/16 , G06N20/00
Abstract: 一种质谱数据的处理方法及其系统、设备以及存储介质，质谱数据的处理方法，包括：获取原始质谱数据，所述原始质谱数据包含随着质荷比变化的信号强度；获取所述信号强度的高斯分布；对所述信号强度的高斯分布进行数据抽样，并基于抽样结果实现对所述原始质谱数据的信号强度的分布进行不同程度的调整，得到所述原始质谱数据所对应的多个不同的新增质谱数据。由于信号强度的高斯分布能够表征信号强度的正常波动规律，因此基于信号强度的高斯分布来对信号强度进行抽样，使得新增质谱数据的可靠性更高，而且实现了对所述原始质谱数据的数据扩增，从而在增加数据的数量的同时，提升数据的多样性。
-
公开(公告)号：CN118760980A
公开(公告)日：2024-10-11
申请号：CN202410836234.3
申请日：2024-06-25
Applicant: 复旦大学附属华山医院 , 复旦大学
IPC: G06F18/2415 , G06F18/214 , G06F18/25 , G06F18/213
Abstract: 一种基于拉曼和质谱的数据分类及模型的构建方法、相关设备，所述基于拉曼和质谱的数据分类模型的构建方法，包括：获取第一训练数据集和第二训练数据集，所述第一训练数据集包括多条拉曼光谱训练数据，所述第二训练数据集包括多条质谱训练数据；将所述第一训练数据集中的拉曼光谱训练数据分别与所述第二训练数据集中的质谱训练数据进行融合处理，获取对应的多条融合训练数据，形成融合训练数据集；采用所述融合训练数据集中的融合训练数据进行训练，获取基于拉曼和质谱的数据分类模型。本发明实施例的技术方案有利于提高基于拉曼和质谱的数据分类模型的构建方法的性能，从而进一步提高样品分析的准确性。
-
公开(公告)号：CN118782154A
公开(公告)日：2024-10-15
申请号：CN202410836320.4
申请日：2024-06-25
Applicant: 复旦大学 , 复旦大学附属华山医院
IPC: G16B40/00 , G06F18/24 , G06F18/213 , G06F18/25 , G06N3/0464 , G06N3/084 , G01N21/65 , G01N27/62
Abstract: 一种基于拉曼和质谱的致病菌鉴定及模型生成方法、相关设备，所述基于拉曼和质谱的致病菌鉴定模型生成方法，包括：获取第一训练数据集和第二训练数据集，所述第一训练数据集包括多条拉曼光谱训练数据，所述第二训练数据集包括多条质谱训练数据；将所述第一训练数据集中的拉曼光谱训练数据分别与所述第二训练数据集中的质谱训练数据进行拼接处理，获取对应的多条拼接训练数据，形成拼接训练数据集；采用所述拼接训练数据集中的拼接训练数据进行训练，获取基于拉曼和质谱的致病菌鉴定模型。本发明实施例的技术方案有利于提高基于拉曼和质谱的致病菌鉴定模型的性能，从而进一步提高样品分析的准确性。
-
公开(公告)号：CN106067817B
公开(公告)日：2019-02-26
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
公开(公告)号：CN106357269B
公开(公告)日：2020-05-26
申请号：CN201610807327.9
申请日：2016-09-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于高速时间交织模数转换器中的输入缓冲器。本发明的输入缓冲器包括时间交织模数转换器模型、一级低电平转高电平的缓冲器、一级高电平转低电平的缓冲器；两级缓冲器采用源跟随器的结构，通过第一级缓冲器隔离输入信号和各个通道，通过各个通道内的第二级缓冲器减少通道间的信号干扰以及电荷注入对于前一级信号的影响。本发明用于时间交织的高速高精度奈奎斯特ADC中，在第一级缓冲器中引入前馈电容来提高精度，在第二级缓冲器中引入N、P两路输入来提高速度、减少功耗。相对于已有的缓冲器，本发明提出了适用于时间交织ADC的两级缓冲器结构，并针对逐级设计给出了优化设计方案。
-
Patent Agency Ranking
公开(公告)号：CN106817131A
公开(公告)日：2017-06-09
申请号：CN201510857000.8
申请日：2015-11-30
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明提供了一种基于动态振铃式运算放大器的高速流水线-逐次逼近型ADC，包括：流水线型量化前端，实现该ADC中的高位的量化，其中该流水线型量化前端内设置有用于进行残差放大的动态振铃式残差放大器；余量量化后端，由两个逐次逼近型ADC子通道构成，用于实现ADC中的低位的比较量化，其中该两个逐次逼近型ADC子通道的输入端分别连接该动态振铃式残差放大器的输出端；数字选择和冗余位校准模块，与该两个逐次逼近型ADC子通道的输出端相连接并用于实现双通道时间交织的该逐次逼近型ADC的数字输出选择、数字输出的时刻对准以及冗余位校准。本发明相对于传统的流水线-逐次逼近型ADC的高速率、低功耗的特点，减小了级间残差放大器静态功耗的开销。
-
公开(公告)号：CN106067817A
公开(公告)日：2016-11-02
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
CPC classification number: H03M1/0695 , H03M1/38
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
公开(公告)号：CN106817131B
公开(公告)日：2020-05-08
申请号：CN201510857000.8
申请日：2015-11-30
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明提供了一种基于动态振铃式运算放大器的高速流水线‑逐次逼近型ADC，包括：流水线型量化前端，实现该ADC中的高位的量化，其中该流水线型量化前端内设置有用于进行残差放大的动态振铃式残差放大器；余量量化后端，由两个逐次逼近型ADC子通道构成，用于实现ADC中的低位的比较量化，其中该两个逐次逼近型ADC子通道的输入端分别连接该动态振铃式残差放大器的输出端；数字选择和冗余位校准模块，与该两个逐次逼近型ADC子通道的输出端相连接并用于实现双通道时间交织的该逐次逼近型ADC的数字输出选择、数字输出的时刻对准以及冗余位校准。本发明相对于传统的流水线‑逐次逼近型ADC的高速率、低功耗的特点，减小了级间残差放大器静态功耗的开销。
-
公开(公告)号：CN106357269A
公开(公告)日：2017-01-25
申请号：CN201610807327.9
申请日：2016-09-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于高速时间交织模数转换器中的输入缓冲器。本发明的输入缓冲器包括时间交织模数转换器模型、一级低电平转高电平的缓冲器、一级高电平转低电平的缓冲器；两级缓冲器采用源跟随器的结构，通过第一级缓冲器隔离输入信号和各个通道，通过各个通道内的第二级缓冲器减少通道间的信号干扰以及电荷注入对于前一级信号的影响。本发明用于时间交织的高速高精度奈奎斯特ADC中，在第一级缓冲器中引入前馈电容来提高精度，在第二级缓冲器中引入N、P两路输入来提高速度、减少功耗。相对于已有的缓冲器，本发明提出了适用于时间交织ADC的两级缓冲器结构，并针对逐级设计给出了优化设计方案。
-
公开(公告)号：CN104201170A
公开(公告)日：2014-12-10
申请号：CN201410386049.5
申请日：2014-08-07
Applicant: 复旦大学
IPC: H01L23/522
Abstract: 本发明属于集成电路技术领域，具体涉及一种立体包裹式金属-氧化层-金属电容。其内层极板由多层金属工艺作为第一金属层堆叠组成，外层极板也由多层金属工艺作为第二、三金属层堆叠组成。该结构的第一金属层被第二、三金属层以一种三维立体式的方式包裹覆盖，由两者之间的空隙由氧化层填充，形成该电容的有效电介质。该电容在有效缩小晶片面积的同时，能够达到满足千分之一的无源器件匹配精度要求，大小可以控制在1f法拉第以上。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.069 seconds)
