半导体读出电路
    2.
    发明公开

    公开(公告)号:CN1637951A

    公开(公告)日:2005-07-13

    申请号:CN200410061527.1

    申请日:2004-12-27

    发明人: 森川佳直

    IPC分类号: G11C16/06 G11C16/26

    摘要: 本发明的半导体读出电路配备:在读出存储于存储单元中的信息之前,将连接在存储单元中的位线BL充电到规定的预充电电压的预充电电路(5);控制位线BL的电压,使之成为规定电压的反馈型偏置电路(2);通过反馈型偏置电路(2)的传输门(20),放大并检测连接在位线(BL)上的读出输入节点(N1)的电压变化的读出放大器(4);以及对读出输入节点(N1)充电的负载电路(3)。该负载电路(3)在预充电电路(5)被激活的预充电期间的至少结束之前的预定期间的期间未被激活,在预充电期间结束后被激活。

    校正电路,延迟电路和环形振荡器电路

    公开(公告)号:CN1463076A

    公开(公告)日:2003-12-24

    申请号:CN03137855.2

    申请日:2003-05-28

    发明人: 森川佳直

    IPC分类号: H03K5/13 H03K19/003

    摘要: 一种校正电路,其用于产生控制信号以校正第一晶体管的特性变化,包括:控制信号调整部分,其包括用于确定控制信号的最大电压和最小电压二者之一的恒定电压降低元件,和用于确定控制信号的特性的第二晶体管,第二晶体管的栅极接收指定的电压;和电阻器部分,其包括具有彼此不同的电阻值温度依赖特性的两种类型电阻器元件,电阻器元件串联连接。恒定电压降低元件,第二晶体管,和电阻器部分串联连接在电源端子和地端子之间。控制信号从控制信号调整部分与电阻器部分之间的连接点输出。

    内部电压产生电路
    5.
    发明公开

    公开(公告)号:CN110212751A

    公开(公告)日:2019-09-06

    申请号:CN201910146435.X

    申请日:2019-02-27

    IPC分类号: H02M1/44

    摘要: 内部电压产生电路包括负电压产生电路(P、N),负电压产生电路(P、N)并联连接,驱动信号以彼此相反的相位,从信号驱动电路(21)输入至电荷泵电路(22)。负电压产生电路(P、N)的对设置有多对,且配置在彼此相邻的位置。

    AD转换装置、固态图像捕捉装置和电子信息设备

    公开(公告)号:CN101931411A

    公开(公告)日:2010-12-29

    申请号:CN201010207327.8

    申请日:2010-06-17

    IPC分类号: H03M1/12 H04N5/335

    摘要: 本发明涉及AD转换装置、固态图像捕捉装置和电子信息设备。提供了用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应数字值的根据本发明的A/D转换装置,该A/D转换装置包括格雷码计数器,其用于从参考时钟或参考时钟的反相时钟生成数字值,并使用格雷码,其中,数字值的最高有效位至第二最低有效位是格雷码计数器的计数值且数字值的最低有效位是从参考时钟或其反相时钟生成的且被定义为格雷码计数器的最低有效位。

    半导体存储装置
    7.
    发明授权

    公开(公告)号:CN1649026B

    公开(公告)日:2010-10-06

    申请号:CN200510006820.2

    申请日:2005-01-28

    IPC分类号: G11C7/00 G11C11/15 H01L27/105

    摘要: 本发明具备列读出电压供给电路,对每一条列选择线,在读出选择时供给规定的第1电压,在读出非选择时供给与上述第1电压不同的第2电压,具备行读出电压供给电路,对每一条行选择线,在读出选择时供给第2电压,具备读出电路,在读出时,将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测,检测被选择的存储单元的电阻状态,具备列电压位移抑制电路,在读出时,对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。

    非易失性半导体存储装置

    公开(公告)号:CN100392758C

    公开(公告)日:2008-06-04

    申请号:CN200310120108.6

    申请日:2003-12-05

    发明人: 森川佳直

    IPC分类号: G11C11/15 G11C16/06

    摘要: 具有沿行方向及列方向分别排列配置多个非易失性存储单元(1),为从其中选择规定的存储单元或存储单元组,沿行方向与列方向分别排列配置多根字线(WL)与多根位线(BL)而成的存储单元阵列,存储单元(1)构成为,连接利用电阻的变化来存储信息的可变电阻元件(2)的一端侧和选择晶体管(3)的源极,在存储单元阵列中,选择晶体管(3)的漏极沿列方向与共用位线(BL)连接,可变电阻元件(2)的另一端与源线(SL)连接,选择晶体管(2)的栅极沿行方向与共用字线(WL)连接。根据该构成,可以提供一种能减轻读出及写入操作时对非选择存储单元的可变电阻元件的电压应力,可靠性更高的数据保持特性的非易失性半导体存储装置。

    非易失性半导体存储装置

    公开(公告)号:CN1505042A

    公开(公告)日:2004-06-16

    申请号:CN200310120108.6

    申请日:2003-12-05

    发明人: 森川佳直

    IPC分类号: G11C11/15 G11C16/06

    摘要: 具有沿行方向及列方向分别排列配置多个非易失性存储单元(1),为从其中选择规定的存储单元或存储单元组,沿行方向与列方向分别排列配置多根字线(WL)与多根位线(BL)而成的存储单元阵列,存储单元(1)构成为,连接利用电阻的变化来存储信息的可变电阻元件(2)的一端侧和选择晶体管(3)的源极,在存储单元阵列中,选择晶体管(3)的漏极沿列方向与共用位线(BL)连接,可变电阻元件(2)的另一端与源线(SL)连接,选择晶体管(2)的栅极沿行方向与共用字线(WL)连接。根据该构成,可以提供一种能减轻读出及写入操作时对非选择存储单元的可变电阻元件的电压应力,可靠性更高的数据保持特性的非易失性半导体存储装置。

    固态摄像装置
    10.
    发明公开

    公开(公告)号:CN110035240A

    公开(公告)日:2019-07-19

    申请号:CN201811437336.9

    申请日:2018-11-28

    IPC分类号: H04N5/335

    摘要: 本发明提供能够高精度地控制固态摄像元件的图像传送的帧率的固态摄像装置。具备读出来自拍摄部的图像数据的驱动装置(1),驱动装置(1)在从拍摄部读出图像数据时,由V行H列的图像数据和V’行H’列的消隐数据构成图像数据,至少按每一帧使图像数据的数据数可变。