-
公开(公告)号:CN106952920A
公开(公告)日:2017-07-14
申请号:CN201611236524.6
申请日:2016-12-28
申请人: 瑞萨电子株式会社
IPC分类号: H01L27/115
CPC分类号: H01L27/1157 , H01L21/28282 , H01L21/823431 , H01L27/0886 , H01L27/11573 , H01L29/0653 , H01L29/42344 , H01L29/66545 , H01L29/66795 , H01L29/66833 , H01L29/7851 , H01L29/792 , H01L29/7923 , H01L27/115
摘要: 本公开涉及半导体器件及其制造方法。当存储单元形成在第一鳍之上且低击穿电压晶体管形成在第二鳍之上时,用于划分存储单元区域中的第一鳍的第一沟槽的深度被制成为大于用于划分逻辑区域中的第二鳍的第二沟槽的深度。从而,在垂直于半导体衬底的主面的方向上,存储单元区域中的第一鳍的上表面和元件隔离区域的底表面之间的距离大于逻辑区域中的第二鳍的上表面与元件隔离区域的底表面之间的距离。
-
公开(公告)号:CN1670943B
公开(公告)日:2012-06-20
申请号:CN200410085854.0
申请日:2004-11-10
申请人: 旺宏电子股份有限公司
IPC分类号: H01L21/82 , H01L21/8247 , G11C16/34
CPC分类号: G11C16/0475 , G11C16/3468 , H01L29/40114 , H01L29/792 , H01L29/7923
摘要: 本发明是关于一种存储器的操作方法,此方法是先设定存储器在第一栅极开启电压的初始状态,然后,再依序进行一步骤。上述的步骤为首先施加一偏压至栅极与第一接合区域之间,以使电洞迁移且停留在电荷捕获层中。接着,估算对偏压反应而产生的读取电流以决定是否达到第二栅极开启电压,其中第二栅极开启电压低于第一栅极开启电压。之后,由变化栅极与第一接合区域之间的偏压,以重复多次的步骤,直到达到第二栅极开启电压,且存储器处于可程序化状态。
-
公开(公告)号:CN101673713B
公开(公告)日:2011-11-23
申请号:CN200810169127.0
申请日:2008-10-27
申请人: 茂德科技股份有限公司
IPC分类号: H01L21/8247 , H01L21/336 , H01L21/28
CPC分类号: H01L21/28282 , H01L29/42348 , H01L29/66833 , H01L29/792 , H01L29/7923
摘要: 本发明揭示一种多阶式快闪存储器的制备方法,其包含形成具有电荷捕陷层的介电堆叠于半导体基板上、形成具有凹部的绝缘结构于该电荷捕陷层上、局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点、形成隔离这些储存节点的栅氧化物层、以及形成镶嵌栅极,其中该镶嵌栅极包含填入该凹部的多晶硅层。
-
公开(公告)号:CN102097490A
公开(公告)日:2011-06-15
申请号:CN200910201186.6
申请日:2009-12-15
申请人: 中芯国际集成电路制造(上海)有限公司
发明人: 三重野文健
IPC分类号: H01L29/792
CPC分类号: H01L21/28282 , H01L29/4234 , H01L29/66833 , H01L29/7923
摘要: 一种双位快闪存储器的制作方法,包括:提供半导体衬底,在所述半导体衬底上依次形成栅介电层与栅电极层,刻蚀所述栅电极层及栅介电层,形成栅极结构;侧向刻蚀栅介电层的部分区域,在栅介电层两侧形成开口;在栅电极层与半导体衬底表面形成隔离层;在半导体衬底及栅极结构上形成氮化硅,所述氮化硅填充到栅介电层的开口中,栅电极层与半导体衬底表面的隔离层将所述氮化硅与栅电极层及半导体衬底隔离;刻蚀氮化硅,仅保留位于栅介电层开口处的氮化硅,所述开口处的氮化硅形成电荷俘获层。
-
公开(公告)号:CN100587925C
公开(公告)日:2010-02-03
申请号:CN200480015225.9
申请日:2004-06-17
申请人: 国际商业机器公司
IPC分类号: H01L21/336 , H01L21/8246 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号: H01L29/66825 , B82Y10/00 , G11C2216/06 , H01L21/02118 , H01L21/02227 , H01L21/02532 , H01L21/02636 , H01L21/28273 , H01L21/28282 , H01L21/31111 , H01L29/42332 , H01L29/7887 , H01L29/7923 , Y10S438/947 , Y10S977/78 , Y10S977/783 , Y10S977/813 , Y10S977/856 , Y10S977/883 , Y10S977/888 , Y10S977/893
摘要: 一种用于场效应晶体管(150)的浮栅(156)(和其制造方法和形成均匀纳米颗粒阵列的方法)包括多个离散纳米颗粒(156),其中纳米颗粒的尺寸、间隔和密度中的至少之一被自组装材料做模板和限定。
-
公开(公告)号:CN100587838C
公开(公告)日:2010-02-03
申请号:CN200480014053.3
申请日:2004-04-16
申请人: 飞思卡尔半导体公司
发明人: 利奥·马修 , 罗伯特·F.·斯蒂姆勒 , 拉玛禅德兰·姆拉里德尔
IPC分类号: G11C11/34
CPC分类号: B82Y10/00 , G11C16/0458 , G11C16/0475 , G11C2216/06 , H01L21/28273 , H01L29/66818 , H01L29/66825 , H01L29/785 , H01L29/7855 , H01L29/7887 , H01L29/7923
摘要: 一种存储器,它具有邻接半导体结构(1105)面对的侧壁的栅结构,包括沟道区(1725)以及栅结构与面对的侧壁之间的多个电荷存储位置(1713、1715、1709、1711)。沟道区位于在一个实施例中用作源/漏区的二个电流端子区之间。存储单元可以被提供在存储单元阵列(1801)中,其中,一个栅结构被耦合到一个字线,而另一个栅结构被耦合到另一个字线。在一个实施例中,各个单元包括4个电荷存储位置,各存储1位数据。
-
公开(公告)号:CN101432820A
公开(公告)日:2009-05-13
申请号:CN200780014867.0
申请日:2007-04-05
申请人: 斯班逊有限公司
CPC分类号: H01L29/7923 , G11C16/0475 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/42332 , H01L29/42348 , H01L29/7887
摘要: 一种双位内存器件,包括以隔离区(170)而与第二电荷储存区(164B)隔开的第一电荷储存区(164A)。可提供用于擦除内存之技术,其中,可将电子注入这些电荷储存区(164A、B)中以擦除这些电荷储存区(164A、B)。可提供其它用于程序化内存之技术,其中,可将空穴注入这些电荷储存区(164A、B)中之至少一区中以程序化这些电荷储存区(164A、B)。
-
公开(公告)号:CN100483717C
公开(公告)日:2009-04-29
申请号:CN200510066881.8
申请日:2005-04-28
申请人: 松下电器产业株式会社
IPC分类号: H01L27/105 , H01L21/8239
CPC分类号: H01L21/28282 , H01L27/11568 , H01L29/66833 , H01L29/7923
摘要: 本发明公开了一种非易失半导体存储装置及其制造方法。本发明的目的在于:对于将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置,即使被紫外线照射,也能够在不使成本增加的情况下,进行阈值电压的控制。非易失半导体存储装置,具有:在衬底1上形成的由离散地积累电荷的叠层绝缘膜2B构成的栅极绝缘膜、栅极电极3A及在衬底1的表面层中形成的夹着栅极电极3A的作为源极或者漏极发挥作用的一对扩散区域4。在栅极绝缘膜中的区域,并且是在栅极电极3A中的与一对扩散区域4对着的端部、和一对扩散区域4之间存在的区域中的至少一个区域中,存在有将紫外线照射到栅极电极3A而产生的电荷积累起来的固定电荷积累区域;在一对扩散区域4中的存在于固定电荷积累区域下侧的至少一个扩散区域4,被设置成在相对于衬底面垂直的方向上,与固定电荷积累区域重叠且超出该固定电荷积累区域的样子。
-
公开(公告)号:CN100449735C
公开(公告)日:2009-01-07
申请号:CN200410100165.2
申请日:2004-12-03
申请人: 沖电气工业株式会社
发明人: 小野隆
IPC分类号: H01L21/8247 , H01L21/8246
CPC分类号: G11C16/0475 , G11C11/5671 , G11C16/0491 , H01L21/28282 , H01L29/66833 , H01L29/7923 , Y10S438/91
摘要: 本发明是关于一种向半导体非易失性存储器的信息的记录方法,是一种电流效率良好地对半导体非易失性存储器元件进行信息记录的方法。电荷积蓄部被设置于电阻变化部上,并含有绝缘层且可积蓄电荷。当在藉由预先于电荷积蓄部中积蓄电荷而使信息被消去的半导体非易失性存储器中记录信息时,如第1导电型为p型且第2导电型为n型,则包括在一主电极区域上施加正的高电压的步骤、使另一主电极区域为接地电压的步骤、在控制电极上施加使沟道形成区域进行弱反相的正电压的步骤。
-
公开(公告)号:CN100423272C
公开(公告)日:2008-10-01
申请号:CN200410044576.4
申请日:2004-05-19
申请人: 夏普株式会社
IPC分类号: H01L27/115 , H01L27/112
CPC分类号: G11C11/22 , G11C11/223 , G11C16/0466 , H01L21/28273 , H01L21/28282 , H01L21/28291 , H01L27/115 , H01L27/11568 , H01L29/7923
摘要: 半导体存储装置具有:半导体基片,其在表面部分形成了元件分离区及未形成该元件分离区的有源区;在有源区形成的作为源极或漏极来动作的2个源极/漏极扩散区;在这2个源极/漏极扩散区之间确定的沟道区;在第1方向延伸的多个第1位线;在第1方向延伸的多个第2位线;在第2方向延伸并排列在该第2方向的有源区的沟道区上隔着绝缘体来设置,在沟道区上作为栅电极来起作用的多个字线;对该栅电极,在源极/漏极扩散区的一方侧与另一方侧的侧壁形成,具有保持电荷或极化的功能的存储功能体。根据选择规定的字线及第1位线及第2位线而被特定的存储功能体中所保持的电荷或极化的多寡,流经沟道区的电荷量发生变化。
-
-
-
-
-
-
-
-
-