公开(公告)号：CN101127030B

公开(公告)日：2010-05-19

申请号：CN200610173235.6

申请日：2006-12-30

Applicant: 富士通微电子株式会社

Inventor： 永田英稔 ,  石塚正则 ,  大塚龙志

IPC: G06F15/78 ,  G06F1/24

CPC classification number: H03K19/1733

Abstract: 本发明公开了一种半导体器件，该半导体器件包括外部管脚、控制参数判定电路和寄存器更新电路。所述控制参数判定电路包括寄存器和输出选择器。所述寄存器根据半导体器件的复位而被初始化。所述输出选择器根据经由外部管脚供应的外部输入信号的电平值，选择电平值被设定为等于寄存器的寄存器值的信号和电平值被设定为与寄存器的寄存器值相反的信号之一，并将选中的信号作为控制参数信号进行输出。所述寄存器更新电路在控制参数信号的电平值需要被改变时更新寄存器的寄存器值。通过本发明，半导体器件被复位后，可以经由外部管脚改变控制参数信号的电平值，并且可以防止紧接在半导体器件被复位之后的不希望的操作。

公开(公告)号：CN101206912B

公开(公告)日：2010-06-09

申请号：CN200710130542.0

申请日：2007-07-11

Applicant: 富士通微电子株式会社

Inventor： 池田仁史 ,  佐藤贵彦 ,  神田达哉 ,  内田敏也 ,  小林广之 ,  白川晓 ,  宫本哲生 ,  山本喜史 ,  大塚龙志 ,  高桥秀长 ,  栗田昌德 ,  镰田心之介 ,  佐藤绫子

IPC: G11C8/12 ,  G11C8/14 ,  G11C7/10

CPC classification number: G11C11/4087 ,  G09G5/393 ,  G09G5/395 ,  G11C8/12

Abstract: 本发明公开了一种存储器设备、存储器控制器和存储器系统。该存储器设备具有：多个存储体，每个存储体具有存储器单元阵列，所述存储器单元阵列具有分别由行地址选择的多个页区域，并且每个存储体由存储体地址选择；行控制器，所述行控制器响应于第一操作代码控制每个存储体内页区域的激活；以及一组数据输入/输出端子。每个被激活的页区域内的存储器单位区域是基于列地址访问的。行控制器响应于与第一命令一起提供的多存储体信息数据和提供的存储体地址生成用于多个存储体的存储体激活信号，并响应于提供的存储体地址和提供的行地址生成多个存储体中的每一个的行地址。这多个存储体响应于存储体激活信号和由行地址计算器生成的行地址激活页区域。