一种双极型晶体管结构及其制作方法

    公开(公告)号:CN115911117B

    公开(公告)日:2023-06-06

    申请号:CN202310146980.5

    申请日:2023-02-22

    摘要: 本发明提供一种双极型晶体管结构及其制作方法,包括P型衬底、N型外延层、分隔结构、电极引出端注入区、栅极结构以及电极引出端,分隔结构将所述P型衬底及N型外延层中分隔出第一区域与第二区域,电极引出端注入区包括基极引出端注入区、集电极引出端注入区及发射极引出端注入区,第一区域中的各电极引出端注入区之间电隔离,第二区域中的发射极引出端注入区与集电极引出端注入区之间通过栅极结构连接。本发明的双极型晶体管通过在发射区与集电区之间增加栅极,用以调控横向PNP基区的电势,形成其与发射区、集电区构成的并联MOS管,通过周期性施加栅极端的电压,可以形成正反馈,使PNP管在大电流下稳定工作且不会发生击穿现象。

    ESD保护结构及其制备方法

    公开(公告)号:CN114420690B

    公开(公告)日:2022-05-31

    申请号:CN202210321411.5

    申请日:2022-03-30

    IPC分类号: H01L27/02 H01L27/12 H01L21/84

    摘要: 本发明提供一种ESD保护结构,包括:全耗尽绝缘体上硅,由下至上包括硅衬底、埋氧层及顶层硅;硅化物层,形成于埋氧层的上表面,且形成于顶层硅的两侧;栅氧层,形成于顶层硅的上表面;隔离层,形成于部分硅化物层的上表面,且形成于栅氧层的两侧;控制栅,形成于部分栅氧层的上表面;可编程栅,形成于部分栅氧层及与其邻接的部分隔离层的上表面,且形成于控制栅的两侧,其中可编程栅与控制栅之间具有间距;源极,形成于顶层硅一侧的硅化物层的上表面,且形成于隔离层远离可编程栅的一侧;漏极,形成于顶层硅另一侧的硅化物层的上表面,且形成于隔离层远离可编程栅的一侧。通过本发明提供的ESD保护结构,解决了现有结构静态漏电较高的问题。

    逐次逼近型模数转换器
    3.
    发明授权

    公开(公告)号:CN114221662B

    公开(公告)日:2022-05-17

    申请号:CN202210164681.X

    申请日:2022-02-23

    IPC分类号: H03M1/46

    摘要: 本发明提供一种逐次逼近型模数转换器,包括DAC电路、比较电路及SAR逻辑电路;DAC电路包括结构相同的第一、第二DAC模块,包括高、中、低及并列低权重位段,用于对输入电压进行采样和转换,并在转换阶段,依次执行高权重位段的转换、中权重位段的转换、低权重位段的转换、低权重位段的复位及并列低权重位段的转换;比较电路用于对各权重位段输出的电压进行比较;SAR逻辑电路用于根据比较结果产生相应控制信号,及获取各权重位段的转换结果,并对低权重位段和并列低权重位段的转换结果进行互相校验,以得到低权重位的最终转换结果。通过本发明提供的逐次逼近型模数转换器,解决了现有技术中优化比较器的比较精度难度大的问题。

    逐次逼近型ADC及其异步逻辑控制电路

    公开(公告)号:CN113037290B

    公开(公告)日:2021-07-30

    申请号:CN202110562438.9

    申请日:2021-05-24

    IPC分类号: H03M1/46

    摘要: 本发明提供一种逐次逼近型ADC及其异步逻辑控制电路,包括:n级电容电压追踪模块,各级电容电压追踪模块分别对逐次逼近型ADC中各权重位电容的电压建立进行追踪,在建立完成后产生相应的控制信号及脉冲信号;各级电容电压追踪模块依次连接,权重位越高的电容对应的电容电压追踪模块级别越靠前,后级电容电压追踪模块接收前级电容电压追踪模块输出的控制信号并在前级电容电压追踪模块完成电压建立后开始工作;逻辑模块,连接于各级电容电压追踪模块的输出端,基于任一级电容电压追踪模块输出的脉冲信号触发逻辑控制时钟。本发明可以模拟DAC不同权重位的建立,从而准确地产生合适的控制时钟,达到节省时间、提高ADC转换速度的效果。

    一种比较器
    5.
    发明公开

    公开(公告)号:CN112994697A

    公开(公告)日:2021-06-18

    申请号:CN202110427774.2

    申请日:2021-04-21

    IPC分类号: H03M1/12

    摘要: 本发明提供一种比较器,所述比较器包括:输入对管,包括正端输入管及负端输入管,用于输入待比较的正端信号及负端信号;迟滞控制模块,连接所述正端输入管的源极及所述负端输入管的源极,用于在所述输入对管为NMOS管时,通过对所述正端输入管的源极或所述负端输入管的源极注入设定电流来控制迟滞电压;在所述输入对管为PMOS管时,通过对所述正端输入管的源极或所述负端输入管的源极抽取设定电流来控制迟滞电压。通过本发明提供的比较器,解决了现有比较器迟滞精度低的问题。

    基于伪MOS的InGaAs几何因子表征方法及系统

    公开(公告)号:CN112461900A

    公开(公告)日:2021-03-09

    申请号:CN202110150684.3

    申请日:2021-02-04

    IPC分类号: G01N27/04

    摘要: 本发明提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统,表征方法包括:提供待表征试样,最上层为InGaAs层,构成伪MOS结构;基于第一衬垫、第二衬垫、第三衬垫及第四衬垫测试方块电阻、测试区电阻,并基于测试结构及电流电压关系实现InGaAs基伪MOSFET的几何因子的表征。本发明通过测试方法过程中测试方式的设计,可以实现InGaAs基的伪MOSFET的几何因子表征,表征方式简单,表征系统结构简单。

    逐次逼近型模数转换器
    7.
    发明公开

    公开(公告)号:CN111711453A

    公开(公告)日:2020-09-25

    申请号:CN202010834430.9

    申请日:2020-08-19

    IPC分类号: H03M1/46

    摘要: 本发明提供一种逐次逼近型模数转换器,包括:第一、第二DAC模块,分别分为三段,权重从高到低依次递减;第一比较器,输入端分别连接于第一、第二DAC模块的高位权重段;第二比较器,输入端分别连接于第一、第二DAC模块的低位权重段;第一比较器在高位权重段及中位权重段的比较阶段工作,第二比较器在低位权重段的比较阶段工作;SAR逻辑模块,基于第一、第二比较模块输出的比较结果输出数字信号并产生相应控制信号。本发明通过两个比较器分别在不同权重位比较阶段工作,降低对比较器精度的要求,不增加功耗,解决高速高精度比较器设计问题。

    逐次逼近型模数转换器及转换方法

    公开(公告)号:CN114204942B

    公开(公告)日:2022-05-17

    申请号:CN202210135195.5

    申请日:2022-02-15

    IPC分类号: H03M1/46

    摘要: 本发明提供一种逐次逼近型模数转换器及转换方法,包括:第一、第二数模转换模块分别接收正相输入信号及反相输入信号,并数模转换;差分比较模块,将第一、第二数模转换模块的输出信号比较,输出第一比较结果;第一校验比较模块,将第一数模转换模块的输出信号与共模电压比较,并输出第二比较结果;第二校验比较模块,将第二数模转换模块的输出信号与共模电压比较,并输出第三比较结果;数字逻辑控制模块,基于第一、第二、第三比较结果产生转换结果及开关切换信号。本发明允许比较器在数模转换单元电压建立不完全时转换,压缩转换时间,提高转换速度;同时可以抑制单个比较器本身的随机误差和亚稳态,也达到了提高转换精度的效果。

    模数转换器及权重电容校准方法

    公开(公告)号:CN114124094B

    公开(公告)日:2022-05-17

    申请号:CN202210083130.0

    申请日:2022-01-25

    IPC分类号: H03M1/46 H03M1/10

    摘要: 本发明提供一种模数转换器及权重电容校准方法,包括:逐次逼近型模数转换模块,接收输入信号,并对所述输入信号进行模数转换;锁频环模块,连接所述逐次逼近型模数转换模块中各权重电容单元,分别测量各权重电容的容值,并产生相应的频率信号;计数控制模块,连接于所述锁频环模块的输出端,并接收参考时钟,基于所述参考时钟对所述频率信号计数并产生对应权重控制信号,以对所述逐次逼近型模数转换模块中各权重电容的容值进行校准。本发明对各权重电容的容值大小进行间接测试后进行补偿,权重电容的准确性高;通过参考时钟实现准确测量极校准信息的及时更新,精度高;基于闭环操作实现自动校准。

    逐次逼近型模数转换器及转换方法

    公开(公告)号:CN114204942A

    公开(公告)日:2022-03-18

    申请号:CN202210135195.5

    申请日:2022-02-15

    IPC分类号: H03M1/46

    摘要: 本发明提供一种逐次逼近型模数转换器及转换方法,包括:第一、第二数模转换模块分别接收正相输入信号及反相输入信号,并数模转换;差分比较模块,将第一、第二数模转换模块的输出信号比较,输出第一比较结果;第一校验比较模块,将第一数模转换模块的输出信号与共模电压比较,并输出第二比较结果;第二校验比较模块,将第二数模转换模块的输出信号与共模电压比较,并输出第三比较结果;数字逻辑控制模块,基于第一、第二、第三比较结果产生转换结果及开关切换信号。本发明允许比较器在数模转换单元电压建立不完全时转换,压缩转换时间,提高转换速度;同时可以抑制单个比较器本身的随机误差和亚稳态,也达到了提高转换精度的效果。