公开(公告)号：CN103390638B

公开(公告)日：2018-03-20

申请号：CN201310170328.3

申请日：2013-05-10

申请人： 三星电子株式会社

发明人： 金柱然 ,  徐光儒

IPC分类号： H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L27/092 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L27/092 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/82385 ,  H01L27/0886 ,  H01L27/0922 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7856

摘要： 一种半导体器件包括：形成在基板上且包括沟槽的层间绝缘膜；形成在沟槽中的栅绝缘膜；功函数调整膜，沿着沟槽的侧壁和底表面形成在沟槽中的栅绝缘膜上，并包括相对于沟槽的侧壁具有锐角的倾斜面；以及金属栅图案，形成在沟槽中的功函数调整膜上以填充沟槽。

公开(公告)号：CN103515243B

公开(公告)日：2018-01-02

申请号：CN201310136189.2

申请日：2013-04-18

申请人： 爱思开海力士有限公司

发明人： 卢径奉 ,  殷庸硕 ,  李美梨

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC分类号： H01L29/401 ,  H01L21/28061 ,  H01L21/32155 ,  H01L21/823828 ,  H01L21/82385 ,  H01L29/4236 ,  H01L29/4925 ,  H01L29/517

摘要： 本发明公开了一种包括具有改善的掺杂特性的凹陷栅结构的晶体管及其制造方法。晶体管包括半导体衬底中的凹部，其中凹部被填充了包括杂质掺杂层和掺杂捕获物类的层的凹陷栅结构。捕获物类累积杂质并且使杂质扩散至凹陷栅结构的其它层。

公开(公告)号：CN103915437B

公开(公告)日：2016-12-28

申请号：CN201310331501.3

申请日：2013-08-01

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  陈柏年 ,  杨宝如

IPC分类号： H01L27/088 ,  H01L29/423 ,  H01L21/8234

CPC分类号： H01L21/823462 ,  H01L21/823437 ,  H01L21/82385 ,  H01L21/823857 ,  H01L27/092

摘要： 本发明公开了一种半导体结构以及形成该结构的方法。根据一个实施例，一种结构包括分别位于衬底的三个区内的三种器件。第一器件包括第一栅叠层，并且第一栅叠层包括第一介电层。第二器件包括第二栅叠层，并且第二栅叠层包括第二介电层。第三器件包括第三栅叠层，并且第三器件包括第三介电层。第三介电层的厚度小于第二介电层的厚度，并且第二介电层的厚度小于第一介电层的厚度。第三栅叠层的栅极长度在量上与第一栅叠层的栅极长度和第二栅叠层的栅极长度不同。

公开(公告)号：CN102760734B

公开(公告)日：2016-12-14

申请号：CN201210131432.7

申请日：2012-04-26

申请人： 瑞萨电子株式会社

发明人： 德光成太 ,  上西明夫

IPC分类号： H01L27/088 ,  H01L21/82 ,  H01L29/36

CPC分类号： H01L29/1045 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823475 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823871 ,  H01L21/823892 ,  H01L27/0207 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/66568 ,  H01L29/66575 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

摘要： 提供了一种半导体器件及其制造方法。高压晶体管包括：第一杂质层；形成于所述第一杂质层内部的第二杂质层，以便将所述第二杂质层置于其间；形成于所述第一杂质层内部的第三杂质层和第四杂质层的配对；第五杂质层，从所述第一杂质层的最上表面形成至所述第一杂质层的内部以便在布置所述第二杂质层的方向上沿着所述主表面突出；以及导电层，形成于所述第二杂质层的最上表面上方。所述第四杂质层中的杂质浓度高于所述第三杂质层和所述第五杂质层中的杂质浓度，并且所述第五杂质层中的杂质浓度高于所述第三杂质层中的杂质浓度。

公开(公告)号：CN105990114A

公开(公告)日：2016-10-05

申请号：CN201510051766.7

申请日：2015-01-30

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 刘焕新

IPC分类号： H01L21/28 ,  H01L21/8238

CPC分类号： H01L29/42356 ,  H01L21/82385 ,  H01L29/4238

摘要： 一种半导体器件的形成方法，包括：提供基底，第一区域部分基底上形成有第一伪栅，第二区域部分基底上形成有第二功函数层以及位于第二功函数层表面的牺牲层；采用干法刻蚀工艺刻蚀去除第一伪栅，且牺牲层表面暴露在干法刻蚀环境中；刻蚀去除牺牲层，在第二区域层间介质层内形成第二开口；形成覆盖于第一开口底部表面和侧壁表面、以及第二开口底部表面和侧壁表面的第一功函数层；形成覆盖于第一功函数层表面的第一金属栅极，第一金属栅极还填充满第一开口和第二开口。本发明去除了受到损伤的牺牲层，在第一区域形成第一金属栅极的同时，在第二区域形成第一金属栅极，优化了半导体器件的电学性能。

公开(公告)号：CN102479756B

公开(公告)日：2016-04-13

申请号：CN201110381812.1

申请日：2011-11-25

申请人： 拉碧斯半导体株式会社

发明人： 柴田真弓

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L21/266

CPC分类号： H01L27/0925 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L29/6659 ,  H01L29/7836

摘要： 本发明涉及半导体装置的制造方法。在包含针对基板从倾斜方向进行离子注入的工序的半导体装置的制造方法中，能够兼顾栅电极尺寸的缩小化和漏电流特性的改善。在半导体基板表面形成栅电极。形成对栅电极的与栅极长度方向交叉的栅极宽度方向上的两端面进行被覆的抗蚀剂掩模。以具有栅极长度方向成分以及栅极宽度方向成分的注入方向向半导体基板注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成与栅电极部分重叠的低浓度杂质层。形成覆盖栅电极的侧面的侧壁。以栅电极以及侧壁作为掩模注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成离开栅电极的高浓度杂质层。

公开(公告)号：CN104979348A

公开(公告)日：2015-10-14

申请号：CN201510155592.9

申请日：2015-04-02

申请人： 精工爱普生株式会社

发明人： 新田博明 ,  赤沼英幸 ,  桑沢和伸

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L27/0922 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/0928 ,  H01L29/0638 ,  H01L29/7816

摘要： 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。

公开(公告)号：CN104465374A

公开(公告)日：2015-03-25

申请号：CN201310418179.8

申请日：2013-09-13

申请人： 中国科学院微电子研究所

发明人： 朱慧珑

IPC分类号： H01L21/336

CPC分类号： H01L21/28123 ,  H01L21/0271 ,  H01L21/0337 ,  H01L21/28035 ,  H01L21/32139 ,  H01L21/762 ,  H01L21/76802 ,  H01L21/82385 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： 提供了一种制造半导体器件的方法。一示例方法可以包括：在衬底上形成第一材料层和第二材料层；在第二材料层上形成辅助层；在辅助层中形成与将要形成的栅结构相对应的开口；形成第三材料层，以覆盖辅助层；在第三材料层上形成与栅结构中至少之一相对应的掩模层；在存在掩模层的情况下，对第三材料层进行构图，去除其横向延伸部分；去除辅助层；以构图后的第三材料层为掩模，对第二材料层进行构图，以形成可定义不同栅长的栅结构。

公开(公告)号：CN104347513A

公开(公告)日：2015-02-11

申请号：CN201410359990.8

申请日：2014-07-25

申请人： 德克萨斯仪器股份有限公司

发明人： D·J·赖利 ,  S-C·宋

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823864

摘要： 本申请涉及一种用于改进的栅极间隔件控制的利用多层外延硬掩膜的CMOS制造方法。可以通过形成双层硬掩膜来形成包含PMOS晶体管的集成电路。硬掩膜的第一层是使用烃类反应物形成的含碳氮化硅。硬掩膜的第二层是使用氯化硅烷反应物在第一层上形成的含氯氮化硅。在形成SiGe外延源/漏区域之后，使用湿法蚀刻去除硬掩膜，所述湿法蚀刻以比第一层快至少三倍的速率去除第二层。

公开(公告)号：CN104022027A

公开(公告)日：2014-09-03

申请号：CN201310217777.9

申请日：2013-06-03

申请人： 台湾积体电路制造股份有限公司

发明人： 陈柏年 ,  黄昱方 ,  谢奇勋 ,  吴伟成 ,  杨宝如 ,  庄学理

IPC分类号： H01L21/28 ,  H01L21/8234 ,  H01L29/423 ,  H01L27/088

CPC分类号： H01L27/088 ,  H01L21/28158 ,  H01L21/823462 ,  H01L21/82385 ,  H01L21/823857

摘要： 本发明公开了一种具有多个不同器件栅极结构的集成电路和用于制造该电路的方法。形成该电路的示例性实施例包括：接收具有第一器件区、第二器件区和第三器件区的衬底。在第一器件区、第二器件区以及第三器件区中的每一个的至少一部分上方形成第一界面层。第一界面层被图案化，以在第三器件区内限定栅叠层。在第二器件区的至少一部分上方形成第二界面层。第二界面层被图案化，以在第二器件区内限定栅叠层。在第一器件区的至少一部分上方形成第三界面层。第三界面层在第一器件区内限定栅叠层。本发明还提供了结合有多种栅叠层组成的电路。