公开(公告)号：CN111801804B

公开(公告)日：2024-03-15

申请号：CN201980016365.4

申请日：2019-02-25

Applicant: 株式会社田村制作所 ,  诺维晶科股份有限公司 ,  TDK株式会社

Inventor： 佐佐木公平 ,  藤田实 ,  平林润 ,  有马润

IPC: H01L29/872 ,  C30B29/16 ,  C30B33/08 ,  H01L21/329 ,  H01L29/41 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/94

Abstract: 提供一种沟槽MOS型肖特基二极管(1)，其具备：第1半导体层(10)，其包括Ga2O3系单晶；第2半导体层(11)，其包括Ga2O3系单晶，具有沟槽(12)；阳极电极(13)；阴极电极(14)；绝缘膜(15)；以及沟槽电极(16)，第2半导体层(11)在包含沟槽(12)的内表面的区域具有厚度为0.8μm以下的绝缘性的干式蚀刻损伤层(11a)。

公开(公告)号：CN115976650A

公开(公告)日：2023-04-18

申请号：CN202211664306.8

申请日：2018-07-09

Applicant: 株式会社田村制作所 ,  株式会社希克斯 ,  国立研究开发法人情报通信研究机构

Inventor： 仓又朗人 ,  渡边信也 ,  佐佐木公平 ,  八木邦明 ,  八田直记 ,  东胁正高 ,  小西敬太

IPC: C30B33/06 ,  H01L21/02 ,  H01L29/24 ,  H01L29/872 ,  H01L29/78 ,  C30B29/16

Abstract: 提供一种包含单晶Ga2O3系基板的半导体基板，其特征在于，包含将包括Ga2O3系单晶的单晶Ga2O3系基板的接合面与包括多晶体的多晶基板的接合面接合而成的接合基板，上述多晶基板是多晶SiC基板、多晶金刚石基板、多晶Si基板、多晶Al2O3基板、多晶AlN基板中的任意一基板，上述单晶Ga2O3系基板的厚度比上述多晶基板的厚度薄，通过遵循JIS R 1607的断裂韧性试验得到的上述多晶基板的断裂韧性值为3MPa·m1/2以上。

公开(公告)号：CN110326115B

公开(公告)日：2022-09-09

申请号：CN201880013136.2

申请日：2018-02-19

Applicant: 株式会社田村制作所 ,  诺维晶科股份有限公司

Inventor： 佐佐木公平 ,  胁本大树 ,  小石川结树 ,  韶光秀

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47

Abstract: 提供一种包括Ga2O3系半导体的肖特基势垒二极管，其具有比以往的肖特基势垒二极管低的开启电压。作为一个实施方式，提供肖特基势垒二极管(1)，其具有：半导体层(10)，其包括Ga2O3系单晶；阳极电极(11)，其与半导体层(10)形成肖特基接合，并且与半导体层(10)接触的部分包括Fe或者Cu；以及阴极电极(12)。

公开(公告)号：CN112928026A

公开(公告)日：2021-06-08

申请号：CN202110088120.1

申请日：2015-08-06

Applicant: 株式会社田村制作所

Inventor： 佐佐木公平 ,  东胁正高 ,  黄文海

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/336 ,  H01L21/425 ,  H01L29/24 ,  H01L29/786 ,  H01L29/812

Abstract: 提供一种Ga2O3系半导体元件，包含：高电阻β‑Ga2O3系单晶基板；以及形成在上述高电阻β‑Ga2O3系单晶基板的主面上的β‑Ga2O3系外延单晶层，上述β‑Ga2O3系外延单晶层包含：包含不到1×1015cm‑3的不希望的施主杂质和/或受主杂质的高电阻未掺杂β‑Ga2O3系单晶层；以及侧面和底面被上述高电阻未掺杂β‑Ga2O3系单晶层包围的第1n型沟道层和第2n型沟道层，上述高电阻未掺杂β‑Ga2O3系单晶层是使上述第1n型沟道层和上述第2n型沟道层电绝缘的元件分离区域。

公开(公告)号：CN112913035A

公开(公告)日：2021-06-04

申请号：CN201980070324.3

申请日：2019-10-09

Applicant: TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

Inventor： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

Abstract: 本发明提供不容易产生电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管，其包括：由氧化镓构成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；设置在漂移层(30)上的、在俯视时包围阳极电极(40)的绝缘层(80)；和与漂移层(30)相反导电型的半导体层(70)，其设置在位于阳极电极(40)与绝缘层(80)之间的漂移层(30)的表面、以及绝缘层(80)上。

公开(公告)号：CN112913034A

公开(公告)日：2021-06-04

申请号：CN201980070323.9

申请日：2019-10-09

Applicant: TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

Inventor： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

Abstract: 本发明提供不容易发生由电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管包括：由氧化镓形成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；和与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟槽(10)。位于阳极电极(40)与外周沟槽(10)之间的漂移层(30)的表面被与漂移层(30)相反导电型的半导体层(70)覆盖。

公开(公告)号：CN106575608B

公开(公告)日：2020-11-17

申请号：CN201580041387.8

申请日：2015-07-24

Applicant: 株式会社田村制作所 ,  国立研究开发法人情报通信研究机构

Inventor： 佐佐木公平 ,  仓又朗人 ,  东胁正高

IPC: H01L21/20 ,  C30B29/16 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/12 ,  H01L29/24 ,  H01L29/78 ,  H01L29/786 ,  H01L29/808 ,  H01L29/812 ,  H01L29/872

Abstract: 提供散热特性和耐电压性优异的Ga2O3系的半导体元件及其制造方法以及能够用于制造该半导体元件的半导体基板和晶体层叠结构体。作为一个实施方式，提供肖特基二极管(10)，该肖特基二极管具有：基底基板(11)，其具有0.05μm以上且50μm以下的厚度，由Ga2O3系晶体形成；以及外延层(12)，其由Ga2O3系晶体形成，外延生长于基底基板(11)上。

公开(公告)号：CN111279490A

公开(公告)日：2020-06-12

申请号：CN201880069554.3

申请日：2018-09-26

Applicant: TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

Inventor： 有马润 ,  平林润 ,  藤田实 ,  佐佐木公平

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

Abstract: 本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。

公开(公告)号：CN110326115A

公开(公告)日：2019-10-11

申请号：CN201880013136.2

申请日：2018-02-19

Applicant: 株式会社田村制作所 ,  诺维晶科股份有限公司

Inventor： 佐佐木公平 ,  胁本大树 ,  小石川结树 ,  韶光秀

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47

Abstract: 提供一种包括Ga2O3系半导体的肖特基势垒二极管，其具有比以往的肖特基势垒二极管低的开启电压。作为一个实施方式，提供肖特基势垒二极管(1)，其具有：半导体层(10)，其包括Ga2O3系单晶；阳极电极(11)，其与半导体层(10)形成肖特基接合，并且与半导体层(10)接触的部分包括Fe或者Cu；以及阴极电极(12)。

公开(公告)号：CN103782376B

公开(公告)日：2016-08-17

申请号：CN201280043331.2

申请日：2012-08-02

Applicant: 株式会社田村制作所

Inventor： 佐佐木公平

IPC: H01L21/425

CPC classification number: H01L29/24 ,  H01L21/425 ,  H01L29/0692 ,  H01L29/36

Abstract: 本发明提供能够在Ga2O3系单晶体中形成具有优异导电性的区域的、使用了离子注入法的Ga2O3系单晶体的供体浓度控制方法。通过如下方法来控制Ga2O3系单晶体（1）的供体浓度，所述方法包括：利用离子注入法向Ga2O3系单晶体（1）导入第IV族元素作为供体杂质，在Ga2O3系单晶体（1）中形成第IV族元素的浓度比未注入第IV族元素的区域高的供体杂质注入区域（3）的工序，和通过800℃以上的退火处理，从而使供体杂质注入区域（3）中的第IV族元素活化而形成高供体浓度区域的工序。