-
公开(公告)号：CN115174694B
公开(公告)日：2023-08-29
申请号：CN202210791162.6
申请日：2022-07-07
Applicant: 浙江中控研究院有限公司 , 浙江至控科技有限公司
Abstract: 本发明提供了一种基于确定性通信的数据共网传输方法，包括如下步骤：上电前，确定系统主时钟确定机制、调度机制和通信扫描周期；上电后，通过所述主时钟确定机制完成各设备间的时钟同步；并按照调度机制发送传输数据。本发明中提供的基于确定性通信的数据共网传输方法，不同设备数据按照时分复用的机制传输数据，即每个设备赋予不同的时间向量的机制传输数据，同一设备内部采用按需发送强实时数据策略，优先发送实时数据策略，最后发送非实时数据策略的调度机制，能够兼容不同的传输协议来实现共网传输，且时间向量能够根据传输数据长度的变化设定，从而适应传输数据长度变化的数据传输需求。
-
公开(公告)号：CN115174694A
公开(公告)日：2022-10-11
申请号：CN202210791162.6
申请日：2022-07-07
Applicant: 浙江中控研究院有限公司 , 浙江至控科技有限公司
Abstract: 本发明提供了一种基于确定性通信的数据共网传输方法，包括如下步骤：上电前，确定系统主时钟确定机制、调度机制和通信扫描周期；上电后，通过所述主时钟确定机制完成各设备间的时钟同步；并按照调度机制发送传输数据。本发明中提供的基于确定性通信的数据共网传输方法，不同设备数据按照时分复用的机制传输数据，即每个设备赋予不同的时间向量的机制传输数据，同一设备内部采用按需发送强实时数据策略，优先发送实时数据策略，最后发送非实时数据策略的调度机制，能够兼容不同的传输协议来实现共网传输，且时间向量能够根据传输数据长度的变化设定，从而适应传输数据长度变化的数据传输需求。
-
公开(公告)号：CN115102658B
公开(公告)日：2024-11-19
申请号：CN202210846433.3
申请日：2022-07-19
Applicant: 中铁工程装备集团有限公司 , 浙江至控科技有限公司
IPC: H04J3/06
Abstract: 本发明提出了一种时钟同步方法及系统，用以解决现有时钟同步方法不能满足网络对时钟稳定性和可靠性要求的技术问题。本发明的时钟同步系统包括主设备、次主设备和从设备，主设备、次主设备和从设备内均设有主时钟同步模块和端口，端口上设有至少两个从时钟同步模块，主时钟同步模块和从时钟同步模块相配合，从时钟同步模块之间相配合。本发明通过每个设备与前一个设备的主时钟同步模块进行时钟同步，实现网络中时钟串联同步，当主时钟设备出现故障或掉线时，设备仍与前一个设备的主时钟同步模块同步，确保网络不出现盲区，实现了网络时钟零时延切换，解决现有工业网络中因主时钟设备故障或离线导致的调度混乱情况。
-
公开(公告)号：CN115687200B
公开(公告)日：2023-06-13
申请号：CN202211713522.7
申请日：2022-12-30
Applicant: 浙江中控研究院有限公司
IPC: G06F13/32
Abstract: 本发明公开了一种基于FPGA应用于EPA的PCIe数据传输方法及系统。针对现有的EPA PCIe传输效率易受处理器硬件平台、操作系统影响导致传输效率变低的问题，该方法在EPA正常工作时无需处理器介入数据传输，FPGA通过PCIe直接访问处理器系统内存的方式，极大提高PCIe的传输效率，使得EPA的数据处理量大大提高，拓展了EPA的应用场景，却没有增加任何的硬件成本，反而简化了处理器PCIe的驱动设计，同时降低了处理器的负荷，使得处理器可以处理更多的其它系统事务。
-
公开(公告)号：CN115102658A
公开(公告)日：2022-09-23
申请号：CN202210846433.3
申请日：2022-07-19
Applicant: 中铁工程装备集团有限公司 , 浙江至控科技有限公司
IPC: H04J3/06
Abstract: 本发明提出了一种时钟同步方法及系统，用以解决现有时钟同步方法不能满足网络对时钟稳定性和可靠性要求的技术问题。本发明的时钟同步系统包括主设备、次主设备和从设备，主设备、次主设备和从设备内均设有主时钟同步模块和端口，端口上设有至少两个从时钟同步模块，主时钟同步模块和从时钟同步模块相配合，从时钟同步模块之间相配合。本发明通过每个设备与前一个设备的主时钟同步模块进行时钟同步，实现网络中时钟串联同步，当主时钟设备出现故障或掉线时，设备仍与前一个设备的主时钟同步模块同步，确保网络不出现盲区，实现了网络时钟零时延切换，解决现有工业网络中因主时钟设备故障或离线导致的调度混乱情况。
-
Patent Agency Ranking
公开(公告)号：CN117176660A
公开(公告)日：2023-12-05
申请号：CN202311129866.8
申请日：2023-09-04
Applicant: 浙江大学 , 浙江中控研究院有限公司
IPC: H04L47/22 , H04L47/10 , H04L47/6275 , H04L47/52
Abstract: 本发明公开一种基于FPGA实现优化TSN帧抢占IP核的系统包括：信用流量整形IP核，用于接收流量数据并基于流量数据的优先级将流量数据放入不同优先级的队列中；帧抢占调度模块，接收信用流量整形IP核发送的流量数据并向信用流量整形IP核发送调度策略切换反馈信号，可在帧抢占条件不满足的情况下，通过CBS算法为每个流量传输队列设置固定的信用值参数从而降低由长度较长的标准以太网帧或超大可抢占帧引起的高速帧延迟的问题，以及高速帧与可抢占帧的共网传输。本发明基于FPGA实现帧抢占MAC合并子层的逻辑功能，在硬件电路上实现稳定可靠的数据传输。在满足帧抢占条件时，可正常执行帧抢占流量调度功能，进而达到帧抢占功能与信用值流量整形功能的灵活切换。
-
公开(公告)号：CN111431652B
公开(公告)日：2023-01-13
申请号：CN202010215977.0
申请日：2020-03-24
Applicant: 浙江中控研究院有限公司(CN)
IPC: H04J3/06
Abstract: 本发明提供了一种多级时钟同步网络自适应主时钟竞争方法和系统，该方法包括：第一中间设备按照一定频率检测其与第二中间设备的连接是否断开：如果连接断开，则第一中间设备在其所在的子网络内发送主时钟竞争报文，其中，主时钟竞争报文携带第一中间设备的逻辑地址；第一中间设备判断在一定时间间隔内是否收到其他设备发送的主时钟竞争报文：若未收到其他设备发送的主时钟竞争报文，则将自身置为其所在的子网络的主时钟设备。本发明可满足复杂拓扑结构和可变拓扑结构的主时钟确定需求，提高了多级时钟同步网络的实用性、稳定性和可靠性。
-
公开(公告)号：CN111327476B
公开(公告)日：2022-07-12
申请号：CN202010126525.5
申请日：2020-02-27
Applicant: 浙江中控研究院有限公司
IPC: H04L41/0896 , H04L47/783 , H04L47/72
Abstract: 本发明提供了一种基于帧预留的带宽动态调整系统及方法，该系统包括总线和连接在总线上的若干设备，其中，若至少有一个设备需要发送通信数据报文时，需要发送通信数据报文的设备进行如下操作：在发送帧预留报文中携带待发送通信数据报文的传输时长；统计所有设备的通信数据报文的传输时长并求和，并将该求和值作为通信数据报文子周期时长；根据当前通信扫描周期的起始时刻按照一定顺序发送通信数据报文；其中，通信扫描周期时长为帧预留报文子周期时长和通信数据报文子周期时长之和，帧预留报文在帧预留报文子周期发送，通信数据报文在通信数据报文子周期发送。本发明可以解决现有工业实时以太网无法适应带宽动态调整的问题。
-
公开(公告)号：CN118713988A
公开(公告)日：2024-09-27
申请号：CN202411204501.1
申请日：2024-08-30
Applicant: 浙江中控研究院有限公司
IPC: H04L41/0663 , H04L41/0823 , H04L41/0895 , H04L41/122 , H04L12/40 , H04L12/437 , H04L12/44
Abstract: 本发明涉及工业通信技术领域，尤其涉及一种基于虚拟链路的多冗余异构网络识别及运行方法，包括以下步骤：S1：通过虚拟链路实现总线通信模块之间的多冗余连接；S2：上电后，检查以太网通信模块和网关模块端口在线状态，等待若干时间或接收到对端链路状态信息报文后，发送自身链路状态信息报文；S3：根据对端链路状态信息报文判断链路类型；S4：以太网通信模块开启时钟同步过程，实现带有虚拟链路的总线通信模块部分开放对虚拟链路的数据操作权限，使对应端口完成基本配置工作；S5：当检测到故障时，启动链路故障检测机制，将虚拟链路切换到通信链路。本发明通过以太网通信模块和网关模块形成的虚拟链路，实现增加拓扑冗余度和网络拓扑可靠性。
-
公开(公告)号：CN117938764A
公开(公告)日：2024-04-26
申请号：CN202410064817.9
申请日：2024-01-17
Applicant: 浙江中控研究院有限公司
IPC: H04L47/215 , H04L47/6275
Abstract: 本发明提供了一种基于FPGA的时间敏感网络异步流量调度方法及系统，异步流量调度方法包括如下步骤：接收数据帧缓存至FIFO缓存模块，通过流过滤器模块读取FIFO缓存模块中数据帧，添加封装信息后输出至服务数据单元过滤器模块，根据封装信息将数据帧经对应流门控模块透传至ATS算法调度模块，通过ATS算法调度模块计算数据帧合规时间点，将数据帧根据优先级信息写入共享队列，根据所述数据帧合规时间点判断数据帧合法性并输出数据帧。通过本发明提供的一种基于FPGA的时间敏感网络异步流量调度方法及系统实现了异步流量调度方法的进一步优化以及为硬件部署提供一种新的技术方案。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.048 seconds)
