-
公开(公告)号：CN117761126A
公开(公告)日：2024-03-26
申请号：CN202311804631.4
申请日：2023-12-25
Applicant: 润新微电子(大连)有限公司 , 大连理工大学
Abstract: 本发明公开了一种氮化镓气体传感器及其制备方法、应用，制备方法包括：对衬底进行镀膜形成非晶氮化镓薄膜，得到含有非晶氮化镓薄膜的衬底；对含有非晶氮化镓薄膜的衬底进行热退火，使非晶氮化镓薄膜转变为多晶氮化镓薄膜，得到含有多晶氮化镓薄膜的衬底；对含有多晶氮化镓薄膜的衬底进行湿法腐蚀，在非晶氮化镓薄膜的表面形成多孔结构，得到具有多孔结构的衬底；对具有多孔结构的衬底涂覆光刻胶后进行图案化光刻，得到具有叉指电极图形的衬底；目标图形为叉指电极图形；在具有目标图形的衬底上生长电极后，去除剩余光刻胶得到氮化镓气体传感器。本发明的氮化镓气体传感器符合用于检测或监测氨气的高灵敏度、低检测限和高敏选择性需求。
-
公开(公告)号：CN119967888A
公开(公告)日：2025-05-09
申请号：CN202411984077.7
申请日：2024-12-31
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明涉及半导体领域，公开了一种低杂散电感GaN器件及其制备方法，GaN器件包括引线框架基座、GaN芯片和MOS芯片；引线框架基座包括基座本体、GaN器件的栅极、源极和漏极，基座本体上的第一导电区与GaN器件的源极电连接；GaN芯片设置在基座本体上，其正面有第一源极窗口和其漏极；GaN芯片的漏极通过第一金属线与GaN器件的漏极电连接，GaN芯片的栅极与第一导电区电连接；MOS芯片设置在第一源极窗口内，其背面漏极与第一源极窗口电连接；MOS芯片正面的源极通过第二金属线与第一导电区电连接，其正面的栅极通过第三金属线与GaN器件的栅极电连接。本发明能够有效降低GaN器件的杂散电感、提高其高频性能。
-
公开(公告)号：CN119965197A
公开(公告)日：2025-05-09
申请号：CN202510115924.4
申请日：2024-09-24
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明属于半导体技术领域，公开了一种晶圆的制备方法，包括如下步骤：制备晶圆过渡结构，再在晶圆过渡结构的过渡层上进行图形化刻蚀，形成漏电极第三电极；再从晶圆过渡结构的第二介电层向下刻蚀出栅电极开窗口、源电极开窗口，或，刻蚀出栅电极开窗口、源电极开窗口及漏电极开窗口，得到晶圆；晶圆过渡结构的过渡层覆盖部分晶圆过渡结构的正面，晶圆过渡结构的正面短接作为晶圆过渡结构的上电极，晶圆过渡结构的背面短接作为晶圆过渡结构的下电极；晶圆过渡结构和晶圆均包括多个芯片，芯片的第一电阻电极为三端连接，芯片的第二电阻电极贯穿叠层结构和第一介电层，芯片的第二电阻电极的一端位于衬底中，另一端位于第二介电层中。
-
公开(公告)号：CN119815909A
公开(公告)日：2025-04-11
申请号：CN202411734444.8
申请日：2024-09-24
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明属于半导体技术领域，公开了一种HEMT级联型器件，包括GaN芯片和MOS芯片，GaN芯片包括匹配电容、第一源电极、第一漏电极、第一栅电极及由下至上依次设置的衬底、叠层结构、第一介电层和第二介电层，匹配电容表面包括匹配电容电极，第一源电极、第一漏电极和第一栅电极均位于第一介电层和第二介电层中，匹配电容位于第二介电层上方，匹配电容在衬底上的正投影至少部分与第一漏电极在衬底上的正投影重合，匹配电容电极用于在封装时将匹配电容与HEMT级联型器件的第三栅电极连接。本发明的HEMT级联型器件，在常规的GaN芯片的上层设计匹配电容，并在封装时将其与级联型器件的第三栅电极连接，增大了HEMT级联型器件的Cgd，有利于实现器件的开关速度调整。
-
公开(公告)号：CN119451197A
公开(公告)日：2025-02-14
申请号：CN202510024821.7
申请日：2025-01-08
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明公开了一种含多电势场板结构的器件及其制备方法，方法包括如下步骤：制备基础结构并在基础结构的第二介质层上进行刻蚀，形成栅电极孔；在栅电极孔中沉积n层金属并刻蚀，以形成n层场板金属；n层场板金属中，每层场板金属的热膨胀系数由第n层向第二层逐渐增大；对第一层场板金属的端部进行刻蚀；对n层场板金属进行退火处理，使第n层至第二层的场板金属的端部向远离第二介质层的方向翘曲；在第二介质层上生长第三介质层并刻蚀掉多余的第三介质层以形成场板，得到器件。本发明的制备方法，工艺简化的同时，制备得到含有多电势场板结构的器件，可有效控制场板与下方二维电子气之间的电势差。
-
Patent Agency Ranking
公开(公告)号：CN109814020B
公开(公告)日：2024-11-01
申请号：CN201910162437.8
申请日：2019-03-05
Applicant: 润新微电子(大连)有限公司
IPC: G01R31/26
Abstract: 本发明公开一种功率半导体器件功率循环测试系统，设有控制电路及由控制电路控制的稳压电源、制冷装置及被测器件驱动电路；所述稳压电源的输出分别与多个检测支路相接；所述检测支路设有与稳压电源相接的检流电阻，与检测电阻串联有由控制电路控制开断的低阻开关器件，与低阻开关器件并联有分压电阻，所述检流电阻两端与模拟信号选择电路相接，模拟信号选择电路的输出与电压信号采集电路相接；所述电压信号采集电路的输出与控制电路相接；测试时，所述被测器件驱动电路与被测器件栅极相接，所述低阻开关器件与被测器件相串联，所述模拟信号选择电路亦接于被测器件源极与漏极之间。
-
公开(公告)号：CN117954488A
公开(公告)日：2024-04-30
申请号：CN202410211848.2
申请日：2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种半导体器件外延结构的制备方法，包括如下步骤：在衬底上依次生长AlN层、过渡层、高阻层、掺杂有Mg的新增p‑GaN层、新增沟道层、沟道层、势垒层和p‑GaN层；多层所述新增p‑GaN层和多层所述新增沟道层交替设置；生长所述新增p‑GaN层和新增沟道层时采用900～1000℃的低温生长工艺。本发明的半导体器件外延结构的制备方法，制备得到的GaN的粗糙度0.5nm以下。同时在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层，能够在保证Vth变化不大或者有所提升的前提下，可以采用更厚的势垒层和更高的Al％组分，更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能，同时由于势垒层的厚度加厚，其晶体质量变好，也能进一步提升器件的栅稳定型，器件更加可靠。
-
公开(公告)号：CN117558746B
公开(公告)日：2024-04-16
申请号：CN202410028746.7
申请日：2024-01-09
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/40 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种含可变电势多场板结构的器件及其制备方法，其中器件包括漏电极、源电极、栅电极、多个电阻、多个场板以及由下至上依次设置的衬底、叠层结构和介电层，所述漏电极、源电极位于所述叠层结构和介电层中，所述栅电极位于所述介电层中，所述电阻的数量与所述场板的数量相等，相邻所述电阻通过电阻电极串联连接；多个场板包括第一场板和剩余场板，所述第一场板与栅电极连接；每个所述剩余场板和漏电极分别连接有一个电阻电极，剩余一个所述电阻电极与所述源电极或栅电极连接。本发明的器件，场板会随着漏电极电势自行梯度匹配的可变多电势；解决了高电场造成介质层击穿可靠性失效问题和高电场强度造成介质层俘获电荷问题。
-
公开(公告)号：CN117438394B
公开(公告)日：2024-04-16
申请号：CN202311765633.7
申请日：2023-12-21
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明涉及半导体技术领域，公开了一种GaN HEMT级联型器件多层叠封结构及其制备方法，GaN HEMT级联型器件多层叠封结构包括GaN芯片、基板和MOS芯片；基板的中间为绝缘层，其正反两面均设有导电层；GaN芯片上设置有一源极窗口，源极窗口内任意一点均被配置为GaN芯片的源极；基板和MOS芯片为层叠结构，层叠结构设置在源极窗口内，并且源极窗口的尺寸大于层叠结构的尺寸；通过将层叠结构设置在源极窗口上并且配置基板和MOS芯片分别与GaN芯片电连接，使得MOS芯片的源极与GaN芯片的栅极电连接，MOS芯片的漏极与GaN芯片的源极电连接。本发明能够获得更小尺寸以及更优性能的GaN HEMT级联型器件。
-
公开(公告)号：CN117558746A
公开(公告)日：2024-02-13
申请号：CN202410028746.7
申请日：2024-01-09
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/40 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种含可变电势多场板结构的器件及其制备方法，其中器件包括漏电极、源电极、栅电极、多个电阻、多个场板以及由下至上依次设置的衬底、叠层结构和介电层，所述漏电极、源电极位于所述叠层结构和介电层中，所述栅电极位于所述介电层中，所述电阻的数量与所述场板的数量相等，相邻所述电阻通过电阻电极串联连接；多个场板包括第一场板和剩余场板，所述第一场板与栅电极连接；每个所述剩余场板和漏电极分别连接有一个电阻电极，剩余一个所述电阻电极与所述源电极或栅电极连接。本发明的器件，场板会随着漏电极电势自行梯度匹配的可变多电势；解决了高电场造成介质层击穿可靠性失效问题和高电场强度造成介质层俘获电荷问题。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.06 seconds)
