-
公开(公告)号：CN117849570B
公开(公告)日：2024-08-27
申请号：CN202410256663.3
申请日：2024-03-06
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： G01R31/26
摘要： 本申请公开了一种功率半导体器件测试温度确定方法及系统，方法包括：为试验箱内的器件设置0偏压，并设置试验箱为预设温度和预设相对湿度，待运行第一预设时长后测试器件结温并作为标定结温；将器件的偏压升高到预设比例的阻断电压，并从预设温度调整试验箱的温度，待运行第二预设时长后测量器件的当前结温；根据器件的当前结温与标定结温调整试验箱的温度，将器件的当前结温等于标定结温时的试验箱的温度确定为测试温度。本申请公开的技术方案，通过不断调整试验箱的温度以及测试器件的当前结温使得当前结温与标定结温一致，将当前结温等于标定结温时的试验箱的温度作为器件的测试温度，以减少器件表面相对湿度的下降，从而提高器件测试准确性。
-
公开(公告)号：CN116230714A
公开(公告)日：2023-06-06
申请号：CN202310232589.7
申请日：2023-02-28
申请人： 深圳市国电科技通信有限公司 , 深圳智芯微电子科技有限公司
IPC分类号： H01L27/07 , H01L21/82 , H01L29/78 , H01L29/778 , H01L23/373 , H01L23/31 , H01L23/29 , H01L23/15
摘要： 本发明公开了一种氮化镓集成功率芯片及其制造方法。氮化镓集成功率芯片包括基板、设置在基板上的共源共栅级联结构、金属片和塑封料。共源共栅级联结构包括氮化镓晶体管和硅晶体管，氮化镓晶体管的源极与硅晶体管的漏极连接，氮化镓晶体管的栅极与硅晶体管的源极连接。金属片与氮化镓晶体管和/或硅晶体管连接。塑封料包封共源共栅级联结构，金属片暴露于塑封料外以用于散热。本发明的技术方案中，金属片与氮化镓晶体管和/或硅晶体管连接，通过金属片暴露于塑封料外可以进行散热，减少传热路径，使得氮化镓集成功率芯片的散热能力极大地提高，增强氮化镓集成功率芯片的可靠性。
-
公开(公告)号：CN118507522A
公开(公告)日：2024-08-16
申请号：CN202410558174.3
申请日：2024-05-07
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
摘要： 本申请公开了一种垂直型GaN器件及其制备方法，器件包括n型衬底、漏极、n型GaN外延层、电介质层，n型GaN外延层中包含从上向下延伸且间隔排布的第一p型GaN区域和第二p型GaN区域，第一p型GaN区域中包含第一n型GaN区域，第二p型GaN区域中包含第二n型GaN区域；电介质层上表面预设区域设置有第一栅氧层，第一栅氧层上表面设置有栅极，栅极上方设置有第二栅氧层；第二栅氧层的厚度大于第一栅氧层的厚度，第一栅氧层和第二栅氧层包裹栅极；电介质层上表面及第二栅氧层上表面设置有源极。本申请公开的技术方案，在栅极上下表面均设置栅氧层，以增加栅氧层厚度，降低栅氧层被载流子隧穿的概率，从而提高器件的可靠性。
-
公开(公告)号：CN117936532B
公开(公告)日：2024-07-23
申请号：CN202410320550.5
申请日：2024-03-19
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L25/18 , H01L23/488 , H01L23/495 , H01L23/367 , H01L23/373 , H01L21/60 , H01L29/778 , H01L29/78
摘要： 本申请公开了一种级联型GaN HEMT封装结构及其制备方法，封装结构包括：包含有框架引脚的框架；倒装设置在框架上且为横向结构的GaN HEMT及Si MOSFET；金属层，用于将GaN HEMT与Si MOSFET级联以形成级联型GaN HEMT器件，并将级联型GaN HEMT器件的器件引脚与框架引脚相连；塑封料。本申请公开的技术方案，将横向结构的Si MOSFET及GaN HEMT倒装以缩短散热路径，并利用金属层进行GaN HEMT与Si MOSFET的级联及进行级联型GaN HEMT器件的器件引脚与框架引脚的互连来增加接触面积，从而增强封装结构的散热能力，并降低封装杂散电感和封装电阻。
-
公开(公告)号：CN117936532A
公开(公告)日：2024-04-26
申请号：CN202410320550.5
申请日：2024-03-19
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L25/18 , H01L23/488 , H01L23/495 , H01L23/367 , H01L23/373 , H01L21/60 , H01L29/778 , H01L29/78
摘要： 本申请公开了一种级联型GaN HEMT封装结构及其制备方法，封装结构包括：包含有框架引脚的框架；倒装设置在框架上且为横向结构的GaN HEMT及Si MOSFET；金属层，用于将GaN HEMT与Si MOSFET级联以形成级联型GaN HEMT器件，并将级联型GaN HEMT器件的器件引脚与框架引脚相连；塑封料。本申请公开的技术方案，将横向结构的Si MOSFET及GaN HEMT倒装以缩短散热路径，并利用金属层进行GaN HEMT与Si MOSFET的级联及进行级联型GaN HEMT器件的器件引脚与框架引脚的互连来增加接触面积，从而增强封装结构的散热能力，并降低封装杂散电感和封装电阻。
-
公开(公告)号：CN116913911B
公开(公告)日：2023-12-22
申请号：CN202311140342.9
申请日：2023-09-05
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L25/18 , H01L29/778 , H01L29/78 , H01L23/34 , H01L21/60
摘要： 本发明公开了一种级联型GaN HEMT封装器件及其制备方法，器件包括：框架；倒装设置于框架上的GaN HEMT，其正面包括与框架源极相连的第一栅极、与框架漏极相连的第一漏极，背面包括第一源极；背面与GaN HEMT背面贴合的MOSFET，其背面包括与第一源极接触相连的第二漏极，正面包括与框架栅极相连的第二栅极、与框架源极相连的第二源极。本发明公开的方案，将GaN HEMT倒装于框架上，在GaN HEMT背面设置第一源极，MOSFET背面贴合在GaN HEMT背面，MOSFET背面的第二漏极与GaN HEMT背面的第一源极接触相连，以降低级联型封装器件封装面积和杂散电感，并提高封装器件散热能力。
-
公开(公告)号：CN116884932A
公开(公告)日：2023-10-13
申请号：CN202311148453.4
申请日：2023-09-06
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L23/367 , H01L23/31 , H01L23/495
摘要： 本发明公开了一种芯片封装结构，包括：第一芯片和第二芯片；封装框架，封装框架具有基岛和多个引脚，第二芯片设于基岛，多个引脚分别与相应的第一芯片和第二芯片连接；第一电连接件，第一电连接件与第一芯片、第二芯片、多个引脚中的一个均连接；塑封部，塑封部包覆于第一芯片、第二芯片、封装框架和第一电连接件，且基岛的部分和第一电连接件的部分外露于塑封部。由此，通过基岛的部分和第一电连接件的部分外露于塑封部，能够提升芯片封装结构的散热能力，可以提升芯片封装结构散热效率，可以使芯片封装结构满足高功率密度器件散热要求，提升第一芯片和第二芯片的工作可靠性。
-
公开(公告)号：CN117849570A
公开(公告)日：2024-04-09
申请号：CN202410256663.3
申请日：2024-03-06
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： G01R31/26
摘要： 本申请公开了一种功率半导体器件测试温度确定方法及系统，方法包括：为试验箱内的器件设置0偏压，并设置试验箱为预设温度和预设相对湿度，待运行第一预设时长后测试器件结温并作为标定结温；将器件的偏压升高到预设比例的阻断电压，并从预设温度调整试验箱的温度，待运行第二预设时长后测量器件的当前结温；根据器件的当前结温与标定结温调整试验箱的温度，将器件的当前结温等于标定结温时的试验箱的温度确定为测试温度。本申请公开的技术方案，通过不断调整试验箱的温度以及测试器件的当前结温使得当前结温与标定结温一致，将当前结温等于标定结温时的试验箱的温度作为器件的测试温度，以减少器件表面相对湿度的下降，从而提高器件测试准确性。
-
公开(公告)号：CN117080195A
公开(公告)日：2023-11-17
申请号：CN202311256679.6
申请日：2023-09-25
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L23/495 , H01L23/367 , H01L23/373 , H01L23/538 , H01L23/31
摘要： 本申请公开了一种级联型GaN HEMT器件封装结构，包括：框架；设置在框架的封装基岛上的平面型的硅基MOSFET芯片及GaN HEMT芯片；设置在硅基MOSFET芯片及GaN HEMT芯片上方、下表面设置有镀铜层电路的散热基板；镀铜层电路用于实现硅基MOSFET芯片与GaN HEMT芯片的级联；塑封料。本申请公开的技术方案，在芯片上表面设置散热基板，利用散热基板下表面的镀铜层电路实现硅基MOSFET芯片与GaN HEMT芯片的级联，以降低封装结构的封装电阻，并通过芯片上方的镀铜层电路、散热基板及下方的框架实现双面散热，以增强封装结构的散热能力，提高封装结构的散热效率，从而提高封装结构的可靠性。
-
公开(公告)号：CN116913911A
公开(公告)日：2023-10-20
申请号：CN202311140342.9
申请日：2023-09-05
申请人： 深圳智芯微电子科技有限公司 , 深圳市国电科技通信有限公司
IPC分类号： H01L25/18 , H01L29/778 , H01L29/78 , H01L23/34 , H01L21/60
摘要： 本发明公开了一种级联型GaN HEMT封装器件及其制备方法，器件包括：框架；倒装设置于框架上的GaN HEMT，其正面包括与框架源极相连的第一栅极、与框架漏极相连的第一漏极，背面包括第一源极；背面与GaN HEMT背面贴合的MOSFET，其背面包括与第一源极接触相连的第二漏极，正面包括与框架栅极相连的第二栅极、与框架源极相连的第二源极。本发明公开的方案，将GaN HEMT倒装于框架上，在GaN HEMT背面设置第一源极，MOSFET背面贴合在GaN HEMT背面，MOSFET背面的第二漏极与GaN HEMT背面的第一源极接触相连，以降低级联型封装器件封装面积和杂散电感，并提高封装器件散热能力。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.064 秒)