-
公开(公告)号：CN106876454A
公开(公告)日：2017-06-20
申请号：CN201710109457.X
申请日：2017-02-27
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
CPC分类号： H01L29/7393 , H01L29/0611 , H01L29/0684 , H01L29/36 , H01L29/66325
摘要： 本发明提供一种低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在纵向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。
-
公开(公告)号：CN106847884A
公开(公告)日：2017-06-13
申请号：CN201710110296.6
申请日：2017-02-28
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/06 , H01L29/739
CPC分类号： H01L29/7394 , H01L29/0619 , H01L29/0623
摘要： 本发明提供一种低关断损耗的SOI‑LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层；P型阱区内部上方设有N型源端以及P型接触区；N‑buffer层内部上方设有N型阳极区；在N型漂移区的内部设有N型埋层、和/或P型埋层；本发明使器件结构的导通电阻得到降低；在关断过程中使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
公开(公告)号：CN106847885A
公开(公告)日：2017-06-13
申请号：CN201710110370.4
申请日：2017-02-28
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/06 , H01L29/423 , H01L29/739
CPC分类号： H01L29/0638 , H01L29/42304 , H01L29/7394
摘要： 本发明提供一种低关断损耗槽栅SOI‑LIGBT器件结构，包括P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层、N型源端、P型接触区、N型阳极区；源端和P型阱区间的沟道右侧是栅氧层，栅氧层右边是多晶硅，多晶硅位于P型阱区右侧、N‑buffer层的左侧；本发明拥有双栅结构，在相同条件下有更大的电流能力，N型载流子存储层的引入减少了空穴直接向P型阱区的注入，使载流子分布更均匀，有利于关断时的载流子复合减少关断时间，同时槽介质二氧化硅使得N型漂移区的有效空间减少，也同时阻挡了右侧的载流子的注入，形成载流子积累层；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
公开(公告)号：CN106847883A
公开(公告)日：2017-06-13
申请号：CN201710108735.X
申请日：2017-02-27
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/06 , H01L21/331 , H01L29/739
CPC分类号： H01L29/7393 , H01L29/0619 , H01L29/0623 , H01L29/66325
摘要： 本发明提供一种可抑制Snapback现象的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、P发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在Z方向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。
-
公开(公告)号：CN106876456A
公开(公告)日：2017-06-20
申请号：CN201710110599.8
申请日：2017-02-28
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/739 , H01L29/40 , H01L29/423
CPC分类号： H01L29/7393 , H01L29/40 , H01L29/4232
摘要： 本发明提供一种低关断损耗双栅SOI‑LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层；P型阱区内部上方设有两个N型源端以及P型接触区；N‑buffer层内部上方设有N型阳极区；在N型漂移区的内部设有N型埋层、和/或P型埋层；本发明使器件结构的导通电阻得到降低；在关断过程中使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
公开(公告)号：CN106847882A
公开(公告)日：2017-06-13
申请号：CN201710108573.X
申请日：2017-02-27
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/06 , H01L29/739
摘要： 本发明提供一种SOI‑LIGBT器件，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN106684136A
公开(公告)日：2017-05-17
申请号：CN201710110260.8
申请日：2017-02-27
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/739 , H01L29/06
摘要： 本发明提供一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅、P条、N条；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN106876455A
公开(公告)日：2017-06-20
申请号：CN201710110534.3
申请日：2017-02-28
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H01L29/739 , H01L29/40 , H01L29/423
CPC分类号： H01L29/7393 , H01L29/40 , H01L29/4232
摘要： 本发明提供一种低关断损耗双槽栅SOI‑LIGBT器件结构，包括P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层、两个N型源端及之间的P型接触区、N型阳极区；源端和P型阱区间的沟道两侧是栅氧层，栅氧层旁边是多晶硅，多晶硅位于P型阱区两侧、N‑buffer层的左侧；本发明拥有双栅结构，相同条件下有更大的电流能力，N型载流子存储层的引入减少了空穴直接向P型阱区的注入，使载流子分布更均匀，有利于关断时的载流子复合减少关断时间，槽介质二氧化硅使得N型漂移区的有效空间减少，也同时阻挡了右侧的载流子的注入，形成载流子积累层；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
公开(公告)号：CN105047693B
公开(公告)日：2018-09-21
申请号：CN201510475514.7
申请日：2015-08-05
申请人： 电子科技大学
摘要： 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米；同时P型埋层还超出N型掺杂层3微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
公开(公告)号：CN105101555B
公开(公告)日：2017-10-27
申请号：CN201510512994.X
申请日：2015-08-20
申请人： 电子科技大学
IPC分类号： H05B37/02
摘要： 一种LED恒流驱动芯片，属于半导体技术领域。包括第一高反向耐压恒流器件、第二高反向耐压恒流器件、第一高压二极管和第二高压二极管；第一高反向耐压恒流器件阳极与第二高压二极管阴极连接形成第一节点，第一高反向耐压恒流器件阴极与第二高反向耐压恒流器件阴极连接形成第二节点，第二高反向耐压恒流器件阳极与第一高压二极管阴极连接形成第三节点，第一高压二极管阳极与第二高压二极管阳极连接形成第四节点；第一节点和第三节点分别连接第一交流输入端和第二交流输入端，第二节点和第四节点分别连接第一直流输出端和第二直流输出端。本发明驱动芯片将整流和恒流功能结合在一起，简化了驱动电路的结构，可实现驱动系统的小型化，降低了成本。
-
-
-
-
-
-
-
-
-
搜索结果
57 条记录 (耗时 0.044 秒)
