公开(公告)号：CN109196627B

公开(公告)日：2023-08-08

申请号：CN201780032360.1

申请日：2017-05-24

申请人： 索泰克公司

发明人： 比什-因·阮 ,  卢多维克·埃卡尔诺 ,  纳迪娅·本默罕默德 ,  C·马勒维尔

IPC分类号： H01L21/48 ,  H01L21/60 ,  H01L21/683 ,  H01L21/762 ,  H01L21/56 ,  H01L25/065 ,  H01L21/98 ,  H01L23/485

摘要： 本发明涉及一种形成半导体结构的方法，所述方法包括：在选定条件下将氢物种和氦物种(例如离子)引入临时支撑件(1)，以便在其中预定深度处形成弱化平面(2)，并定义所述临时支撑件(1)的表面层(3)和剩余部分(4)；在所述临时支撑件(1)上形成互连层(5)；将至少一个半导体芯片(6)放置在所述互连层(5)上；将加固件(8)组装在所述至少一个半导体芯片(6)的背面上；和对所述临时支撑件(1)提供热能，以便分离所述剩余部分(4)并提供所述半导体结构。互连层(5)形成无任何贯通孔的内插层。

公开(公告)号：CN109075036B

公开(公告)日：2023-07-28

申请号：CN201780021471.2

申请日：2017-03-31

申请人： 索泰克公司

发明人： 克里斯托夫·菲盖 ,  卢多维克·埃卡尔诺 ,  比什-因·阮 ,  沃尔特·施瓦岑贝格 ,  达尼埃尔·德尔普拉 ,  I·拉杜

IPC分类号： H01L21/18 ,  H01L21/306 ,  H01L25/00

摘要： 本发明涉及制造结构的方法，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层，第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，特征在于该方法包括以下步骤：(a)在第一基板(1)上设置第一结合金属层(11)，(b)设置第二基板(2)，第二基板依次包括：‑半导体基础基板(20)，‑多个半导体外延层的叠层(21)，SixGe1‑x层(210)位于叠层(21)的与基础基板(20)相反的表面处，其中0≤x≤1，‑第二结合金属层(22)，(c)通过第一结合金属层和第二结合金属层(11，22)将第一基板和第二基板结合，所述结合步骤在低于或等于400℃的温度下进行，(d)去除第二基板的一部分以将SixGe1‑x层(210)转移在第一基板(1)上，所述去除步骤包括相对于SixGe1‑x层(210)至少选择性地化学蚀刻第二基板(2)的一层。

公开(公告)号：CN112640090A

公开(公告)日：2021-04-09

申请号：CN201980057027.5

申请日：2019-09-03

申请人： 索泰克公司

发明人： 沃尔特·施瓦岑贝格 ,  卢多维克·埃卡尔诺 ,  尼古拉斯·达瓦尔 ,  比什-因·阮 ,  G·贝纳德

IPC分类号： H01L21/84 ,  H01L27/12

摘要： 本发明涉及一种制造CFET器件的方法，其特征在于，所述方法包括以下步骤：形成双绝缘体上半导体基板，其从基部到其表面依次包括：载体基板(1)、第一电绝缘层(2a)、第一单晶半导体层(2b)、第二电绝缘层(3a)和第二单晶半导体层(3b)；从所述基板的表面到第一电绝缘层(2a)形成沟槽，以形成至少一个鳍(F)；在各个鳍(F)中，在第一半导体层(2b)中形成第一晶体管的沟道，并且在第二半导体层(3b)中形成与第一晶体管相反类型的第二晶体管的沟道，形成双绝缘体上半导体类型的基板的步骤包括：转移层的第一步骤和第二步骤以及在一温度下的热处理，所述温度足够高以使第一单晶半导体层平滑化至小于0.1nm RMS的粗糙度。

公开(公告)号：CN109075036A

公开(公告)日：2018-12-21

申请号：CN201780021471.2

申请日：2017-03-31

申请人： 索泰克公司

发明人： 克里斯托夫·菲盖 ,  卢多维克·埃卡尔诺 ,  比什-因·阮 ,  沃尔特·施瓦岑贝格 ,  达尼埃尔·德尔普拉 ,  I·拉杜

IPC分类号： H01L21/18 ,  H01L21/306 ,  H01L25/00

摘要： 本发明涉及制造结构的方法，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层，第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，特征在于该方法包括以下步骤：(a)在第一基板(1)上设置第一结合金属层(11)，(b)设置第二基板(2)，第二基板依次包括：-半导体基础基板(20)，-多个半导体外延层的叠层(21)，SixGe1-x层(210)位于叠层(21)的与基础基板(20)相反的表面处，其中0≤x≤1，-第二结合金属层(22)，(c)通过第一结合金属层和第二结合金属层(11，22)将第一基板和第二基板结合，所述结合步骤在低于或等于400℃的温度下进行，(d)去除第二基板的一部分以将SixGe1-x层(210)转移在第一基板(1)上，所述去除步骤包括相对于SixGe1-x层(210)至少选择性地化学蚀刻第二基板(2)的一层。

公开(公告)号：CN102709225A

公开(公告)日：2012-10-03

申请号：CN201210022444.6

申请日：2012-02-01

申请人： 索泰克公司

发明人： 尼古拉斯·达瓦尔 ,  比什-因·阮 ,  塞西尔·奥尔奈特 ,  康斯坦丁·布德尔

IPC分类号： H01L21/762 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78681 ,  H01L21/76254 ,  H01L29/66742 ,  H01L29/78618 ,  H01L29/78684

摘要： 一种形成绝缘体上III/V族上锗结构的方法。本发明涉及形成绝缘体上半导体结构(10)的方法，所述绝缘体上半导体结构(10)包括III/V族材料的半导体层(3)，其特征在于，该方法包括以下步骤：(a)在施主基板(1)上生长松弛锗层(2)；(b)在锗层(2)上生长至少一个III/V族材料层(3)；(c)在松弛锗层(2)中形成解理面(6)；(d)将施主基板(1)的解理部分转移到支撑基板(4)，该解理部分是施主基板(1)在解理面(6)处解理的、包括至少一个III/V族材料层(3)的部分。本发明还涉及绝缘体上III/V族上锗结构、NFET晶体管、制造NFET晶体管的方法、PFET晶体管和制造PFET晶体管的方法。

公开(公告)号：CN109716185B

公开(公告)日：2023-03-31

申请号：CN201780056607.3

申请日：2017-07-27

申请人： 索泰克公司

发明人： 比什-因·阮 ,  格维塔兹·戈丹

IPC分类号： G02B6/132 ,  G02B6/136

摘要： 本发明涉及用于制造半导体结构的方法和光子器件，其中，方法包括以下步骤：在载体衬底(101)上方设置氮化硅构图层(102)；在氮化硅构图层(102)上设置第一保形氧化物层(103)，使得其完全覆盖所述氮化硅构图层；以及将第一保形氧化物层(103)平面化至氮化硅构图层(102)上方的预定厚度，以形成平面化氧化物层(103’)。在将第一保形氧化物层(103)平面化的步骤之后，方法还包括以下步骤：清洁氮化硅构图层(102)以形成具有凹陷高度的凹陷氮化硅构图层(102’)；并且随后，在凹陷氮化硅层(102’)上或上方设置第二保形氧化物层(104)。

公开(公告)号：CN106257641B

公开(公告)日：2019-05-31

申请号：CN201610412569.8

申请日：2016-06-14

申请人： 索泰克公司

发明人： 比什-因·阮 ,  弗雷德里克·阿利伯特 ,  克里斯托夫·马勒维尔

IPC分类号： H01L21/762 ,  H01L27/12

摘要： 高电阻率绝缘体上半导体衬底及其制造方法和半导体器件。本发明涉及一种用于制造高电阻率绝缘体上半导体衬底的方法，该方法包括以下步骤：a)在高电阻率衬底1上方形成介电层2和半导体层3，使得介电层2被设置在高电阻率衬底1与半导体层3之间；b)在半导体层3上方形成硬掩膜或抗蚀剂4，其中，硬掩膜或抗蚀剂4在预定位置处具有至少一个开口5；c)通过硬掩膜或抗蚀剂4的所述至少一个开口5、半导体层3和介电层2经由杂质元素的离子注入在高电阻率衬底1中形成至少一个掺杂区域7；d)去除硬掩膜或抗蚀剂4；以及e)在半导体层3中和/或半导体层3上形成射频RF电路，该射频RF电路与高电阻率衬底1中的至少一个掺杂区域(7)至少部分交叠。

公开(公告)号：CN109196627A

公开(公告)日：2019-01-11

申请号：CN201780032360.1

申请日：2017-05-24

申请人： 索泰克公司

发明人： 比什-因·阮 ,  卢多维克·埃卡尔诺 ,  纳迪娅·本默罕默德 ,  C·马勒维尔

IPC分类号： H01L21/48 ,  H01L21/60 ,  H01L21/683 ,  H01L21/762 ,  H01L21/56 ,  H01L25/065 ,  H01L21/98 ,  H01L23/485

摘要： 本发明涉及一种形成半导体结构的方法，所述方法包括：在选定条件下将氢物种和氦物种(例如离子)引入临时支撑件(1)，以便在其中预定深度处形成弱化平面(2)，并定义所述临时支撑件(1)的表面层(3)和剩余部分(4)；在所述临时支撑件(1)上形成互连层(5)；将至少一个半导体芯片(6)放置在所述互连层(5)上；将加固件(8)组装在所述至少一个半导体芯片(6)的背面上；和对所述临时支撑件(1)提供热能，以便分离所述剩余部分(4)并提供所述半导体结构。互连层(5)形成无任何贯通孔的内插层。

公开(公告)号：CN102709225B

公开(公告)日：2015-10-28

申请号：CN201210022444.6

申请日：2012-02-01

申请人： 索泰克公司

发明人： 尼古拉斯·达瓦尔 ,  比什-因·阮 ,  塞西尔·奥尔奈特 ,  康斯坦丁·布德尔

IPC分类号： H01L21/762 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78681 ,  H01L21/76254 ,  H01L29/66742 ,  H01L29/78618 ,  H01L29/78684

摘要： 一种形成绝缘体上III/V族上锗结构的方法。本发明涉及形成绝缘体上半导体结构(10)的方法，所述绝缘体上半导体结构(10)包括III/V族材料的半导体层(3)，其特征在于，该方法包括以下步骤：(a)在施主基板(1)上生长松弛锗层(2)；(b)在锗层(2)上生长至少一个III/V族材料层(3)；(c)在松弛锗层(2)中形成解理面(6)；(d)将施主基板(1)的解理部分转移到支撑基板(4)，该解理部分是施主基板(1)在解理面(6)处解理的、包括至少一个III/V族材料层(3)的部分。本发明还涉及绝缘体上III/V族上锗结构、NFET晶体管、制造NFET晶体管的方法、PFET晶体管和制造PFET晶体管的方法。

公开(公告)号：CN106548928B

公开(公告)日：2019-09-24

申请号：CN201610969638.5

申请日：2016-09-18

申请人： 索泰克公司 ,  百富勤半导体公司

发明人： 比什-因·阮 ,  克里斯托夫·马勒维尔 ,  S·古克特普利 ,  A·M·米司奇欧涅 ,  A·杜瓦雷特

IPC分类号： H01L21/02 ,  H01L29/06

摘要： 本发明涉及一种用于射频应用的结构体(100)，包括：单晶衬底(1)，直接位于所述单晶衬底(1)上的多晶硅层(2)，在所述多晶硅层(2)上的有源层(3)，其旨在容纳射频部件，所述结构体的特征在于，从所述多晶硅层(2)与所述单晶层的界面(I)延伸的所述多晶硅层(2)的至少第一部分(2a)包含浓度为2％～20％的位于所述多晶硅的晶界处的碳和/或氮原子。本发明还涉及一种制造该结构体的方法。