公开(公告)号：CN112310144B

公开(公告)日：2024-10-15

申请号：CN201910688355.7

申请日：2019-07-29

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  王裕平 ,  翁宸毅 ,  谢晋阳 ,  李怡慧 ,  刘盈成 ,  施易安 ,  曾奕铭 ,  张境尹 ,  林建廷

IPC分类号： H10B61/00 ,  H10N50/10 ,  H10N50/01

摘要： 本发明公开一种半导体结构及其制作方法，其中该半导体结构的制作方法包括提供一基底，该基底包括一逻辑元件区以及一存储器元件区，接着于该基底上形成一第一介电层，再于该存储器元件区的该第一介电层上形成多个存储器堆叠结构，然后形成一绝缘层共型地覆盖该些存储器堆叠结构以及该第一介电层，之后进行一回蚀刻制作工艺以蚀刻移除部分该绝缘层，但不显露出任一该存储器堆叠结构。回蚀刻制作工艺之后，形成一第二介电层，填满该些存储器堆叠结构之间的间隙。

公开(公告)号：CN117396058A

公开(公告)日：2024-01-12

申请号：CN202311103899.5

申请日：2019-07-15

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  翁宸毅 ,  谢晋阳 ,  李怡慧 ,  刘盈成 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平 ,  林建廷 ,  何坤展 ,  邹宜勋 ,  李昌珉 ,  曾译苇 ,  赖育聪 ,  谢军

IPC分类号： H10N50/10 ,  H10N50/80 ,  H10B61/00

摘要： 本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。

公开(公告)号：CN106340455B

公开(公告)日：2021-08-03

申请号：CN201510388897.4

申请日：2015-07-06

申请人： 联华电子股份有限公司

发明人： 曾奕铭 ,  梁文安 ,  黄振铭

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 本发明公开一种半导体元件及其制作方法，该半导体元件包含一鳍状结构，设置于一基底上，其中，该鳍状结构具有一沟槽，一第一衬垫层，设置在该沟槽内，一第一绝缘层，位于该第一衬垫层上，以及一虚置栅极结构，位于该第一绝缘层上并横跨该沟槽，其中该虚置栅极结构的一底面与该鳍状结构的一顶面切齐。

公开(公告)号：CN111435672A

公开(公告)日：2020-07-21

申请号：CN201910030836.9

申请日：2019-01-14

申请人： 联华电子股份有限公司

发明人： 李怡慧 ,  曾奕铭 ,  刘盈成 ,  施易安 ,  王裕平

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/12

摘要： 本发明公开一种磁阻式随机存取记忆体存储器结构及其制作方法，该磁阻式随机存取存储器结构包含一介电层，一接触洞设置于介电层中，一接触插塞填入接触洞并且凸出于介电层，其中接触插塞包含一下部元件和一上部元件，下部元件填入接触洞并且为矩形，上部元件位于接触洞之外，上部元件包含一顶边和一底边，顶边和底边互相平行，底边较顶边接近接触洞，底边大于顶边，以及一磁阻式随机存取存储器位于接触插塞上方并且接触接触插塞。

公开(公告)号：CN118899256A

公开(公告)日：2024-11-05

申请号：CN202310549072.0

申请日：2023-05-16

申请人： 联华电子股份有限公司

发明人： 陈禹钧 ,  王裕平 ,  曾奕铭 ,  施易安 ,  江俊松 ,  邱久容

IPC分类号： H01L21/768

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法主要包括：先将一上晶片接合至一下晶片，其中该上晶片包含一第一金属内连线且该第一金属内连线包含一第一阻障层由该上晶片底表面暴露出来，然后形成一介电层于该上晶片底表面，再形成一第二金属内连线于该介电层内并连接该第一金属内连线，其中该第二金属内连线包含一第二阻障层且该第一阻障层以及该第二阻障层包含一H形。

公开(公告)号：CN111435672B

公开(公告)日：2024-03-19

申请号：CN201910030836.9

申请日：2019-01-14

申请人： 联华电子股份有限公司

发明人： 李怡慧 ,  曾奕铭 ,  刘盈成 ,  施易安 ,  王裕平

IPC分类号： H10B61/00 ,  H10N50/10 ,  H10N50/01

摘要： 本发明公开一种磁阻式随机存取记忆体存储器结构及其制作方法，该磁阻式随机存取存储器结构包含一介电层，一接触洞设置于介电层中，一接触插塞填入接触洞并且凸出于介电层，其中接触插塞包含一下部元件和一上部元件，下部元件填入接触洞并且为矩形，上部元件位于接触洞之外，上部元件包含一顶边和一底边，顶边和底边互相平行，底边较顶边接近接触洞，底边大于顶边，以及一磁阻式随机存取存储器位于接触插塞上方并且接触接触插塞。

公开(公告)号：CN111564468B

公开(公告)日：2023-04-21

申请号：CN201910114096.7

申请日：2019-02-14

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  刘盈成 ,  施易安 ,  李怡慧 ,  翁宸毅 ,  谢晋阳 ,  曾奕铭 ,  张境尹 ,  王裕平

IPC分类号： H10B61/00 ,  H10N50/10 ,  H10N50/01

摘要： 本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一金属氧化物半导体晶体管设于一基底上，一层间介电层设于该金属氧化物半导体晶体管上，以及一磁性隧穿结(magnetic tunneling junction,MTJ)设于该层间介电层上，其中MTJ上表面包含一倒V形且MTJ上表面是电连接至金属氧化物半导体晶体管的一源极/漏极区域。

公开(公告)号：CN113903764A

公开(公告)日：2022-01-07

申请号：CN202010645970.2

申请日：2020-07-07

申请人： 联华电子股份有限公司

发明人： 邱久容 ,  冯雅圣 ,  曾奕铭 ,  施易安 ,  陈禹钧 ,  李怡慧 ,  朱中良 ,  胡修豪

IPC分类号： H01L27/22 ,  H01L43/12 ,  H01L43/02

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一金属间介电层于基底上，然后形成一凹槽于金属间介电层内，形成一合成反铁磁层于该凹槽内，形成一金属层于合成反铁磁层上，平坦化金属层以及合成反铁磁层以形成一金属内连线，再形成一磁性隧道结(magnetic tunneling junction,MTJ)于金属内连线上。

公开(公告)号：CN106340455A

公开(公告)日：2017-01-18

申请号：CN201510388897.4

申请日：2015-07-06

申请人： 联华电子股份有限公司

发明人： 曾奕铭 ,  梁文安 ,  黄振铭

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L21/823475 ,  H01L21/76805 ,  H01L21/76895 ,  H01L21/823431 ,  H01L21/823481 ,  H01L23/485 ,  H01L23/535 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66515 ,  H01L29/66545 ,  H01L29/6681 ,  H01L29/7851

摘要： 本发明公开一种半导体元件及其制作方法，该半导体元件包含一鳍状结构，设置于一基底上，其中，该鳍状结构具有一沟槽，一第一衬垫层，设置在该沟槽内，一第一绝缘层，位于该第一衬垫层上，以及一虚置栅极结构，位于该第一绝缘层上并横跨该沟槽，其中该虚置栅极结构的一底面与该鳍状结构的一顶面切齐。

公开(公告)号：CN112242483B

公开(公告)日：2024-05-07

申请号：CN201910653783.6

申请日：2019-07-19

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  翁宸毅 ,  刘盈成 ,  李怡慧 ,  谢晋阳 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平

IPC分类号： H10N50/10 ,  G11C11/16

摘要： 本发明公开一种磁阻式随机存储器结构，其包括多个存储单元阵列区、多个磁阻式随机存取存储器单元设置于该存储单元阵列区中、一氮化硅衬层共形地覆盖在该多个磁阻式随机存取存储器单元之上、一原子层沉积介电层覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处、以及一超低介电常数介电层覆盖在该原子层沉积介电层上。