公开(公告)号：CN107863122B

公开(公告)日：2021-05-11

申请号：CN201711385604.2

申请日：2012-03-26

申请人： 英特尔公司

发明人： M.海姆 ,  J.S.霍伊 ,  D.阮 ,  A.叶

IPC分类号： G11C7/10 ,  G11C7/18 ,  G11C8/14

摘要： 一种集成电路包括存储器阵列、分成至少两个子电路以控制存储器阵列的字线电路、和分成至少两个子电路以控制存储器阵列的位线电路。字线子电路和位线子电路至少部分地重叠存储器阵列的单独的各自区域。

公开(公告)号：CN108713251A

公开(公告)日：2018-10-26

申请号：CN201780014451.2

申请日：2017-01-11

申请人： 英特尔公司

发明人： D.蒂梅戈达 ,  A.叶 ,  M.黑尔姆 ,  Y.李

IPC分类号： H01L27/11578 ,  H01L27/11575 ,  H01L27/1157 ,  H01L27/11551 ,  H01L27/11548 ,  H01L27/11524 ,  H01L27/11597 ,  H01L27/11595 ,  H01L27/24

CPC分类号： H01L23/5283 ,  H01L21/76816 ,  H01L21/76879 ,  H01L23/5226 ,  H01L27/11524 ,  H01L27/11578 ,  H01L28/00

摘要： 描述了一种设备。所述设备包括三维存储单元阵列结构。所述设备还包括具有交替的导电层和电介质层的楼梯结构，其中在导电层中形成相应的字线。字线被连接到三维存储单元阵列结构内的相应的存储单元。所述设备还包括楼梯结构上方的、被连接到第一通路的上部字线，所述第一通路连接到楼梯结构的相应的台阶。上部字线还被连接到第二通路，所述第二通路从与三维存储单元阵列结构对面的侧面不同的楼梯结构的侧面垂直延伸下来。第二通路被连接到布置在楼梯结构下方的相应的字线驱动器晶体管。

公开(公告)号：CN108713251B

公开(公告)日：2024-02-27

申请号：CN201780014451.2

申请日：2017-01-11

申请人： 英特尔公司

发明人： D.蒂梅戈达 ,  A.叶 ,  M.黑尔姆 ,  Y.李

IPC分类号： H10B43/20 ,  H10B43/50 ,  H10B43/35 ,  H10B41/20 ,  H10B41/50 ,  H10B41/35 ,  H10B51/20 ,  H10B51/50 ,  H10B63/00 ,  H10B63/10

摘要： 描述了一种设备。所述设备包括三维存储单元阵列结构。所述设备还包括具有交替的导电层和电介质层的楼梯结构，其中在导电层中形成相应的字线。字线被连接到三维存储单元阵列结构内的相应的存储单元。所述设备还包括楼梯结构上方的、被连接到第一通路的上部字线，所述第一通路连接到楼梯结构的相应的台阶。上部字线还被连接到第二通路，所述第二通路从与三维存储单元阵列结构对面的侧面不同的楼梯结构的侧面垂直延伸下来。第二通路被连接到布置在楼梯结构下方的相应的字线驱动器晶体管。

公开(公告)号：CN107863122A

公开(公告)日：2018-03-30

申请号：CN201711385604.2

申请日：2012-03-26

申请人： 英特尔公司

发明人： M.海姆 ,  J.S.霍伊 ,  D.阮 ,  A.叶

IPC分类号： G11C7/10 ,  G11C7/18 ,  G11C8/14

CPC分类号： G11C16/26 ,  G11C5/025 ,  G11C5/12 ,  G11C7/12 ,  G11C7/18 ,  G11C8/14 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0023 ,  G11C16/24 ,  H01L27/0207 ,  H01L27/0688 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  Y10T29/49155 ,  G11C7/10

摘要： 一种集成电路包括存储器阵列、分成至少两个子电路以控制存储器阵列的字线电路、和分成至少两个子电路以控制存储器阵列的位线电路。字线子电路和位线子电路至少部分地重叠存储器阵列的单独的各自区域。