公开(公告)号：CN109791946B

公开(公告)日：2022-11-22

申请号：CN201680089570.X

申请日：2016-09-24

申请人： 英特尔公司

发明人： R.皮拉里塞蒂 ,  J.M.罗伯茨 ,  N.K.托马斯 ,  H.C.乔治 ,  J.S.克拉克

IPC分类号： H01L29/775 ,  H01L29/12 ,  H01L29/66

摘要： 本文公开的是一种量子点器件以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：具有第一和第二量子阱层的量子阱堆叠，设置在量子阱堆叠上使得第一量子阱层被设置在垒层和第一组栅之间的第一组栅，从第一组栅延伸到量子点器件的第一面的第一组导电通路，设置在量子阱堆叠上使得第二量子阱层被设置在垒层和第二组栅之间的第二组栅，以及从第二组栅延伸到量子点器件的第二面的第二组导电通路，其中第二面与第一面不同。

公开(公告)号：CN110176491A

公开(公告)日：2019-08-27

申请号：CN201910135892.9

申请日：2019-02-20

申请人： 英特尔公司

发明人： N.K.托马斯 ,  R.皮拉里塞蒂 ,  K.辛格 ,  H.C.乔治 ,  J.M.罗伯茨 ,  D.J.米夏拉克 ,  R.考迪洛 ,  Z.R.约斯科维茨 ,  L.拉姆珀特 ,  J.S.克拉克 ,  W.拉赫马迪

IPC分类号： H01L29/15 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

摘要： 在本文中公开了量子点器件，以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：量子阱堆叠；在量子阱堆叠上面的一层栅极电介质；在该层栅极电介质上面的第一栅极金属和第二栅极金属；以及在第一栅极金属与第二栅极金属之间的栅极壁，其中该栅极壁在该层栅极电介质上面，并且该栅极壁包括第一介电材料和与第一介电材料不同的第二介电材料。

公开(公告)号：CN109791943B

公开(公告)日：2022-09-13

申请号：CN201680089743.8

申请日：2016-09-30

申请人： 英特尔公司

发明人： H.C.乔治 ,  R.皮拉里塞蒂 ,  N.K.托马斯 ,  J.M.罗伯茨 ,  J.S.克拉克

IPC分类号： H01L29/66 ,  H01L29/78 ,  H01L29/80

摘要： 本文公开了具有单电子晶体管（SET）检测器的量子点器件。在一些实施例中，量子点器件可包含：量子点形成区域；设置在量子点形成区域上的一组栅极，其中该组栅极至少包含第一、第二和第三栅极，间隔物设置在第一栅极和第二栅极的多侧上，其中第一间隔物设置在第一栅极接近于第二栅极的一侧上，并且与第一间隔物物理分离的第二间隔物设置在第二栅极接近于第一栅极的一侧上，并且第三栅极设置在第一栅极和第二栅极之间，并在第一间隔物和第二间隔物之间延伸；以及接近于该组栅极设置在量子点形成区域上的SET。

公开(公告)号：CN109643730B

公开(公告)日：2022-09-13

申请号：CN201680088879.7

申请日：2016-09-30

申请人： 英特尔公司

发明人： H.C.乔治 ,  J.S.克拉克

IPC分类号： H01L29/775 ,  H01L29/78 ,  H01L29/73

摘要： 本文公开的是单电子晶体管(SET)装置以及相关方法和装置。在一些实施例中，一种SET装置可包括：第一和第二源极/漏极(S/D)电极；多个岛，被布置在第一和第二S/D电极之间；和介电材料，被布置在所述岛的相邻岛之间，布置在第一S/D电极和相邻的所述岛中的岛之间，并且布置在第二S/D电极和相邻的所述岛中的岛之间。

公开(公告)号：CN110289312A

公开(公告)日：2019-09-27

申请号：CN201910123865.X

申请日：2019-02-19

申请人： 英特尔公司

发明人： N.K.托马斯 ,  J.S.克拉克 ,  J.M.托雷斯 ,  L.拉姆珀特 ,  R.皮拉里塞蒂 ,  H.C.乔治 ,  K.辛格 ,  J.M.罗伯茨 ,  R.考迪洛 ,  Z.R.约斯科维茨 ,  D.J.米夏拉克

IPC分类号： H01L29/66 ,  G06N10/00

摘要： 本公开的实施例描述基于施主或受主的自旋qubit装置和组件中的同位素纯化材料的使用。示例性自旋qubit装置组件可包括：半导体基质层，包括同位素纯化材料；掺杂物原子，位于半导体基质层中；和栅极，位于掺杂物原子附近。与非同位素纯化材料中的那些同位素的自然丰度相比，同位素纯化材料可包括更低原子百分比的具有非零核自旋的同位素。减少半导体基质层中的具有非零核自旋的同位素的存在可提高qubit相干性，并且因此提高自旋qubit装置和组件的性能。

公开(公告)号：CN109791944A

公开(公告)日：2019-05-21

申请号：CN201680089487.2

申请日：2016-09-24

申请人： 英特尔公司

发明人： H.C.乔治

IPC分类号： H01L29/76 ,  H01L29/66 ,  H01L29/792 ,  B82Y10/00

CPC分类号： H01L29/7613 ,  B82Y10/00 ,  B82Y40/00 ,  G06N10/00 ,  H01L21/0228 ,  H01L21/28556 ,  H01L21/31053 ,  H01L27/085 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0665 ,  H01L29/127 ,  H01L29/41725 ,  H01L29/423 ,  H01L29/42312 ,  H01L29/42356 ,  H01L29/66439

摘要： 本文公开了单电子晶体管（SET）器件以及相关方法和设备。在一些实施例中，一种SET器件可包括：第一和第二源极/漏极（S/D）电极，其被分别布置在第一绝缘支撑件的侧面上和第二绝缘支撑件的侧面上；岛，其被布置在第一和第二S/D电极之间并且延伸到第一和第二绝缘支撑件之间的区域中。在一些实施例中，一种SET器件可包括：第一和第二S/D电极，其被布置在基体上；岛，其被布置在第一和第二S/D电极之间的区域中；第一和第二电介质部分，其被分别布置在所述岛与第一和第二S/D电极之间；以及第三电介质部分，其被布置在所述基体和所述岛之间。

公开(公告)号：CN109643730A

公开(公告)日：2019-04-16

申请号：CN201680088879.7

申请日：2016-09-30

申请人： 英特尔公司

发明人： H.C.乔治 ,  J.S.克拉克

IPC分类号： H01L29/775 ,  H01L29/78 ,  H01L29/73

CPC分类号： H01L29/7613 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/66439

摘要： 本文公开的是单电子晶体管(SET)装置以及相关方法和装置。在一些实施例中，一种SET装置可包括：第一和第二源极/漏极(S/D)电极；多个岛，被布置在第一和第二S/D电极之间；和介电材料，被布置在所述岛的相邻岛之间，布置在第一S/D电极和相邻的所述岛中的岛之间，并且布置在第二S/D电极和相邻的所述岛中的岛之间。

公开(公告)号：CN109643710A

公开(公告)日：2019-04-16

申请号：CN201680088867.4

申请日：2016-09-29

申请人： 英特尔公司

发明人： N.K.托马斯 ,  R.皮拉里塞蒂 ,  J.M.罗伯茨 ,  H.C.乔治 ,  J.S.克拉克

IPC分类号： H01L27/06 ,  H01L29/775 ,  H01L29/12 ,  H01L29/66

CPC分类号： H01L27/0629 ,  B82Y10/00 ,  B82Y40/00 ,  G06N10/00 ,  H01L21/823412 ,  H01L27/0617 ,  H01L27/088 ,  H01L27/18 ,  H01L29/127 ,  H01L29/66 ,  H01L29/66977 ,  H01L29/7613 ,  H01L29/775 ,  H01L29/778 ,  H01L39/223 ,  H01L39/2493

摘要： 本文中描述的是量子集成电路(IC)组装件，所述量子集成电路(IC)组装件包括量子电路组件和控制逻辑，所述量子电路组件包括多个量子比特，所述控制逻辑耦合到所述量子电路组件并且被配置成控制那些组件的操作，其中所述(一个或多个)量子电路组件和所述控制逻辑被设置在单个管芯上。通过在与所述(一个或多个)量子电路组件相同的管芯上实现控制逻辑，可在芯片上提供更多的功能性，从而在芯片上集成更多的信号链。集成可大大减小复杂性并且降低量子计算设备的成本，减小接口带宽，并且提供可以在大规模制造中高效地使用的方法。还公开了用于制作此类组装件的方法。

公开(公告)号：CN109791944B

公开(公告)日：2022-09-13

申请号：CN201680089487.2

申请日：2016-09-24

申请人： 英特尔公司

发明人： H.C.乔治

IPC分类号： H01L29/76 ,  H01L29/66 ,  H01L29/792 ,  B82Y10/00

摘要： 本文公开了单电子晶体管（SET）器件以及相关方法和设备。在一些实施例中，一种SET器件可包括：第一和第二源极/漏极（S/D）电极，其被分别布置在第一绝缘支撑件的侧面上和第二绝缘支撑件的侧面上；岛，其被布置在第一和第二S/D电极之间并且延伸到第一和第二绝缘支撑件之间的区域中。在一些实施例中，一种SET器件可包括：第一和第二S/D电极，其被布置在基体上；岛，其被布置在第一和第二S/D电极之间的区域中；第一和第二电介质部分，其被分别布置在所述岛与第一和第二S/D电极之间；以及第三电介质部分，其被布置在所述基体和所述岛之间。

公开(公告)号：CN110299404A

公开(公告)日：2019-10-01

申请号：CN201910221161.6

申请日：2019-03-22

申请人： 英特尔公司

发明人： N.K.托马斯 ,  M.拉多萨夫耶维奇 ,  S.达斯古普塔 ,  R.皮拉里塞蒂 ,  K.辛格 ,  H.C.乔治 ,  J.M.罗伯茨 ,  D.J.米夏拉克 ,  R.考迪洛 ,  Z.R.约斯科维茨 ,  L.拉姆珀特 ,  J.S.克拉克

IPC分类号： H01L29/66 ,  G06N10/00

摘要： 用于自旋量子位的空缺中心的晶片级集成。本公开的实施例提出了用于在半导体衬底上集成空缺中心（VC）以用于形成基于VC的自旋量子位器件的两种方法。第一种方法基于使用用于在半导体衬底上集成VC岛的自组装过程。第二种方法基于使用在半导体衬底之上的III-N半导体材料的缓冲层，并且然后将VC岛集成在绝缘碳基材料中，该绝缘碳基材料诸如作为在III-N缓冲层上的层生长或者在形成在III-N缓冲层中的开口中生长的金刚石。根据这些方法中的任一项，通常在半导体制造中使用的在半导体衬底上集成VC岛可以提供关于用以构建基于VC的自旋量子位器件的常规方法的实质改进，并且可以促进基于VC的自旋量子位的晶片级集成在量子计算器件中的使用。