-
公开(公告)号：CN116317972A
公开(公告)日：2023-06-23
申请号：CN202310105773.5
申请日：2023-02-13
申请人： 西安交通大学 , 中国电子科技集团公司第二十四研究所
摘要： 一种高频带通前馈运算放大器电路及信号放大方法，电路结构包括由Gm1d跨导放大器构成一阶增益路径；由Gm1a跨导放大器、Gm2b跨导放大器以及Gm1c跨导放大器构成三阶增益路径；由Gm1a跨导放大器、Gm2a跨导放大器、Gm3a跨导放大器以及Gm1c跨导放大器构成四阶增益路径；所述的三阶增益路径、四阶增益路径与一阶增益路径并联连接；Gm2b跨导放大器与Gm2a跨导放大器、Gm3a跨导放大器构成的二阶通路并联连接。本发明通过前馈通路和多级级联实现了对带宽和相位的调整，在实现高增益的同时达到超宽带宽；在连续时间Sigma Delta调制器中，能够改善其信噪失真比，提升调制器的性能。
-
公开(公告)号：CN114124092A
公开(公告)日：2022-03-01
申请号：CN202111544780.2
申请日：2021-12-16
申请人： 西安交通大学 , 中国电子科技集团公司第二十四研究所
摘要： 一种模数转换器模拟前端电路及控制方法，包括连续时间线性均衡器、输入缓冲器、采样保持电路、输出缓冲器和时钟产生电路；差分输入信号连接连续时间线性均衡器的输入端；连续时间线性均衡器的差分输出端分别连接两个输入缓冲器的输入端；两个输入缓冲器的输出相位相反，分别作为四个采样保持电路的正负输入；每个采样保持电路的差分输出连接4个采样开关：4×4路采样开关的输出作为输出缓冲器的输入，共生成16路差分信号；时钟产生电路分出四路控制信号连接采样保持电路。本发明使用三级连续时间线性均街器，每一级都是用相同的结构，降低了设计的复杂度且增加了带宽结合频率调节范围。
-
公开(公告)号：CN116208147A
公开(公告)日：2023-06-02
申请号：CN202211573290.X
申请日：2022-12-08
申请人： 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
摘要： 本发明请求保护一种高无杂散动态范围的分段式R‑2R倒梯形电阻网络，该电路通过将R‑2R倒梯形电阻网络进行分段处理，并对高位段电阻网络进行无交叠旋转选择处理来提高电路的无杂散动态范围(Spurious‑free Dynamic Range，SFDR)。电路主要包括：温度计译码器，用于将高4位二进制码转码为15级温度计码；累加器，用于对高4位二进制码进行累加，产生对数移位器所需要的移位控制信号(也叫指针)；对数移位器，用于根据累加器输入的移位控制信号和输入的温度计码进行移位操作；电平保持电路，用来补偿数移位器进行移位操作时所损失的电平；锁存器，用于将低12位和高4位的信号进行时域对齐；分段式R‑2R倒梯形电阻网络，用于接收锁存器的数字信号，然后对数字信号进行解码。
-
公开(公告)号：CN110034763B
公开(公告)日：2022-06-03
申请号：CN201910294772.3
申请日：2019-04-12
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器；在预放大级的输出端Dip/Din均设置有负载电容调整结构；所述负载电容调整结构包括与非门NAND和开关K，以及电容C；开关K的一端和预放大级的输出Dip/Din相连，开关K的另一端和电容C的一端相连，电容C的另一端接地，输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时，开关K导通，使得电容C接入预放大级输出端，从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时，开关K关断，使得电容C和预放大级的输出端断开，从而提高了比较器的速度。
-
公开(公告)号：CN111211782B
公开(公告)日：2022-04-01
申请号：CN202010068045.8
申请日：2020-01-21
申请人： 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC分类号： H03M1/46
摘要： 本发明公开了一种具有漏电流补偿功能的高速逐次逼近型模数转换器，包括主ADC模块、辅助ADC模块和两个采样开关漏电流补偿模块；辅助ADC模块产生与主ADC模块的漏电流呈线性关系的辅助漏电流并送给两个采样开关漏电流补偿模块，使两个采样开关漏电流补偿模块产生与主ADC模块的漏电流相同的补偿电流送给主ADC模块。本发明中，由于辅助ADC模块的器件为主ADC模块的器件按比例缩小，因此，辅助ADC模块的面积可以做得很小；由于辅助ADC模块和采样开关漏电流补偿模块产生的补偿电流和主ADC模块产生的漏电流随温度、电源电压和工艺呈线性同步变化，因此不需要额外的补偿技术，结构简单，补偿精度高。
-
公开(公告)号：CN107493093B
公开(公告)日：2021-01-22
申请号：CN201710720062.3
申请日：2017-08-21
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K5/24
摘要： 本发明提供一种高速低功耗动态亚稳态抑制比较器，包括：输入单元，输出单元，锁存器，上拉锁存单元，下拉单元和亚稳态抑制单元，当比较器出现亚稳态状态时，所述亚稳态抑制单元根据输出单元的输出信号，控制比较器进入复位状态；本发明通过亚稳态抑制单元，可以有效抑制比较器亚稳态的情况，不会明显增加比较器的速度，本发明结构简单，和传统结构相比，没有明显增加面积，达到了高速和低功耗的目的的同时，对比较器的亚稳态现象有明显的抑制效果。
-
公开(公告)号：CN107046055B
公开(公告)日：2019-10-18
申请号：CN201710252802.5
申请日：2017-04-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H01L29/06 , H01L29/861
摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
公开(公告)号：CN110164957A
公开(公告)日：2019-08-23
申请号：CN201910517136.2
申请日：2017-04-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H01L29/06 , H01L29/861
摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
公开(公告)号：CN109861672A
公开(公告)日：2019-06-07
申请号：CN201910117896.4
申请日：2019-02-15
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K5/24
摘要： 本发明提供一种动态比较器，包括：时钟信号模块，用于产生第一时钟信号、第二时钟信号与第三时钟信号；正反馈通道，分别连接预放大器与正反馈锁存器，当第三时钟信号为低电平时，提升连接在预放大器与正反馈锁存器之间的两个节点电压Tp和Tn之间的电压差；当第一、二时钟信号为低电平时，节点电压Tp和Tn被上拉到电源电压进入到复位状态而输出高电平，经反相处理得到为低电平Ip和In反馈控制预放大器；当第一时钟信号为高电平时，第二时钟信号仍为低电平，预放大器处于工作状态放大输入信号输出有电压差的节点电压Tp和Tn，当第二时钟信号变为高电平时，节点电压Tp和Tn之间的电压差使得正反馈锁存器进入锁存状态，完成比较工作输出电压信号Dp和Dn。
-
公开(公告)号：CN108923786A
公开(公告)日：2018-11-30
申请号：CN201810968399.0
申请日：2018-08-23
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明属于模拟或数模混合集成电路技术领域，涉及一种分列式电容阵列结构SAR ADC，所述SAR ADC包括高位电容阵列、低位电容阵列以及比较器；所述高位电容阵列和低位电容阵列之间通过一个单位电容相连，高位电容阵列各个电容的上极板均连接采样开关对输入信号Vin进行采样，同时其上极板也连接比较器的输入端，高位电容阵列各个电容的下级板分别通过高位开关阵列连接基准电压VREFP或者VREFN；低位电容阵列各个电容的上极板通过接地开关SP与地相连，低位电容阵列各个电容的下级板分别通过低位开关阵列连接基准电压VREFP或者VREFN。本发明提高了整个电容阵列的匹配精度，提升了SAR ADC的精度。
-
-
-
-
-
-
-
-
-
搜索结果
156 条记录 (耗时 0.071 秒)
