-
公开(公告)号：CN118434152A
公开(公告)日：2024-08-02
申请号：CN202410412101.3
申请日：2024-04-08
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H10B51/30 , H10B51/40 , H01L21/336 , H01L29/78
摘要： 本发明提供了一种可重构铁电晶体管存储器，包括存储端电极、存储端介质层、编程端电极、介质层、源端电极、漏端电极、超薄沟道层、二氧化硅层和硅衬底；通过对存储端电极施加脉冲信号，调控沟道的阈值电压，从而改变存储状态，使得晶体管具有信息存储功能；通过编程端和存储端的多个栅极控制沟道载流子，并利用肖特基势垒的双极性，实现FeFET在同一器件上N型和P型的动态切换，使得FeFET存储器具备可重构特性。本发明利用存储端介质层非易失存储特性，以脉冲信号调控超薄沟道层中存储的电荷，以直流信号调控超薄沟道层中导通电荷的类型和浓度，使得单个晶体管具有信息存储功能，本发明还具有稳定的耐久特性、保持特性和突触特性，具有可重构优势。
-
公开(公告)号：CN117519391A
公开(公告)日：2024-02-06
申请号：CN202311645135.9
申请日：2023-12-04
申请人： 西安电子科技大学杭州研究院 , 西安电子科技大学
IPC分类号： G05F1/56
摘要： 本发明公开了一种低温电路中的阈值电压调节电路，包括电流源、参考源、MOSFET晶体管及运算放大器；所述电流源用于确定MOSFET晶体管的静态工作状态，使任何温度状态下的MOSFET晶体管都在固定电流下工作；所述参考源用于提供运算放大器的负输入端的输入，与低温下的栅源电压进行比较；所述MOSFET晶体管用于代表低温电路中所有MOSFET，表征低温下MOSFET晶体管的性能，通过调节所述MOSFET晶体管阈值电压即可调节低温电路中所有MOSFET晶体管阈值电压；所述运算放大器用于负反馈环路，放大低温带来的MOSFET晶体管阈值电压的变化量，反馈到MOSFET晶体管衬底端，从而降低因温度降低带来的阈值电压的升高。本发明在低温环境下降低电路中所有MOSFET晶体管的阈值电压，大大降低低温电路功耗。
-
公开(公告)号：CN117133328A
公开(公告)日：2023-11-28
申请号：CN202311100722.X
申请日：2023-08-29
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G11C11/22
摘要： 本发明提供了一种铁电电容型存储器可重构光电存内逻辑操作方法，属于感存内计算领域。所述的铁电电容型存储器包括自下而上依次设置的底电极、半导体层、铁电介质层、顶电极；所述的顶电极施加输入电压信号A和光信号B前的Cacc记为铁电电容型存储器的初始电容状态S。所述的铁电电容型存储器，当初始电容状态S＝1时，输出Y输出为“与非门”逻辑，当初始电容状态S＝0时，输出Y输出为“非门”逻辑，通过调控初始电容状态S实现铁电电容型存储器的“与非门”和“非门”可重构光电存内逻辑功能。本发明提供的可重构光电存内逻辑功能实现方法可以使铁电电容型存储器应用于发展高能效、低功耗、高算力感存算一体化器件及芯片技术。
-
公开(公告)号：CN116322044B
公开(公告)日：2023-08-08
申请号：CN202310566279.9
申请日：2023-05-19
申请人： 西安电子科技大学杭州研究院 , 西安电子科技大学
摘要： 本发明提供一种多态相边界动态随机存储器件及其制备方法，包括接入晶体管、公用底电极、若干个顶电极，公用底电极上设有MPB氧化铪基介电层，顶电极沿着竖直方向依次设置，MPB氧化铪基介电层设置在公用底电极和顶电极之间；公用底电极、MPB氧化铪基介电层以及一个顶电极构成一个MPB氧化铪基电容，多个MPB氧化铪基电容垂直堆叠。本发明针对集成电路产业的海量信息存算需求，以及“1T‑1C”DRAM随特征尺寸持续缩放的存储窗口和电荷信号密度，提供一种多态相边界动态随机存储器件及其制备方法，通过多态相边界材料的超高介电特性，显著提升DRAM电荷信号密度并支撑多值存储及存算融合DRAM应用，以满足后摩尔时代集成电路对于信息密度与功能的升级需求。
-
公开(公告)号：CN118919567A
公开(公告)日：2024-11-08
申请号：CN202410982144.5
申请日：2024-07-22
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提出了一种铁电掺杂多模式可重构场效应晶体管及其制备方法，旨在解决后摩尔时代集成电路在低功耗和高性能之间难以兼顾的难题，同时提高器件功能密度以突破微缩瓶颈。该晶体管通过引入兼容CMOS工艺的铪基铁电材料，实现了在N/P MOSFET和N/P TFET四种工作模式之间的重构，使器件能够根据具体应用需求灵活切换晶体管模式，显著提高了集成电路的功能密度和适应性。其制备方法包括采用具有Si‑SiO2‑Si结构的SOI基片，利用淀积、刻蚀和反应溅射等工艺步骤，构建源区、漏区、控制栅极氧化层、控制栅极、编程栅极铁电层及编程栅极等关键结构，并通过脉冲电压对源区和漏区进行非易失铁电掺杂，实现器件的多模式重构，本发明为推动新一代集成电路的发展提供了有效技术方案。
-
公开(公告)号：CN118762730A
公开(公告)日：2024-10-11
申请号：CN202410982147.9
申请日：2024-07-22
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
摘要： 本发明公开了一种热感知型铁电电容感存算器件，包括依次设置的顶电极、铁电层、绝缘层、半导体层和加热电极；当热信号驱动时，顶电极用于施加电压脉冲作为编程电信号，加热电极用于施加热信号；通过电压脉冲改变铁电层的铁电材料极化状态，与热信号共同作用使半导体产生积累和耗尽状态，顶电极与加热电极之间总电容对应高电容状态和低电容状态，即逻辑状态“1”和逻辑状态“0”，且根据编程电信号和热信号的不同，得到不同中间状态，即实现温度驱动的多值存储功能。本发明利用电容型非破坏性读取操作方式，集温度感知、数据存储、逻辑计算与一体，显著提升功能密度并降低额外功耗，为后摩尔时代集成电路对于信息与功能密度的升级需求提供一种解决方案。
-
公开(公告)号：CN118759771A
公开(公告)日：2024-10-11
申请号：CN202410915291.0
申请日：2024-07-09
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G02F1/1514 , G02F1/153 , G02F1/155 , B60J1/00
摘要： 本发明提供了一种基于铁电极化的非易失电调制变色玻璃，包括两块透明的玻璃(或塑料)，以及安装在两块透明玻璃之间的两个透明导电层，铁电材料层、离子存储层、电解质层、电致变色层；所述的两个透明导电层分别紧贴两块透明玻璃(或塑料)，铁电材料层紧贴其中一个透明导电层，离子存储层紧贴铁电材料层，电解质层紧贴离子存储层，电致变色层一侧紧贴电解质层，另一侧紧贴另一个透明导电层。本发明利用铁电极化的非易失存储性能，添加脉冲电压后，驱动离子移动到电致变色层，从而发生化学反应，导致其颜色发生变化，变得不透明；撤去脉冲电压后，由于铁电材料具有非易失的性能，变色玻璃仍然会保持不透明。
-
公开(公告)号：CN116963504A
公开(公告)日：2023-10-27
申请号：CN202310588392.7
申请日：2023-05-23
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H10B51/30
摘要： 一种二极管型铁电隧穿结存储器，包括依次布置的衬底、势垒调控层、绝缘介质层、铁电材料层和顶电极层，铁电材料层提供极化电荷；势垒调控层采用本征半导体材料或与衬底掺杂类型相反的掺杂半导体材料，以实现对势垒高度的调整，位于衬底和铁电层之间，以实现对势垒高度的调整。本发明通过在传统的铁电隧穿结基础上插入额外的半导体势垒调控层，可以增大存储器铁电层材料两侧电极的屏蔽长度差异，从而获得开关状态下增大的隧穿势垒宽度比和存储窗口，与此同时，额外插入的半导体势垒调控层与衬底形成PN结，使得铁电隧道结获得明显的整流特性，可用于非冯神经形态芯片技术。
-
公开(公告)号：CN116779439A
公开(公告)日：2023-09-19
申请号：CN202310742541.0
申请日：2023-06-21
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H01L21/326 , H01L21/22
摘要： 本发明公开了一种基于反铁电材料的高浓度电学掺杂方法，主要解决现有基于传统氧化物外加偏置电学掺杂技术受到介电响应局限的限制而难以实现高浓度掺杂以及功耗高等问题。其自下而上包括：半导体衬底、利用原子层淀积工艺生长的反铁电层、利用磁控溅射工艺生长的电极层。本发明利用反铁电材料的极化翻转特性实现了电学掺杂，提高了掺杂的精度和均匀性，有利于可重构器件的制备；利用反铁电材料具有较大极化值的特性降低了纳米尺寸器件中实现高浓度掺杂的难度，有利于低功耗器件的制备。
-
公开(公告)号：CN116322044A
公开(公告)日：2023-06-23
申请号：CN202310566279.9
申请日：2023-05-19
申请人： 西安电子科技大学杭州研究院 , 西安电子科技大学
摘要： 本发明提供一种多态相边界动态随机存储器件及其制备方法，包括接入晶体管、公用底电极、若干个顶电极，公用底电极上设有MPB氧化铪基介电层，顶电极沿着竖直方向依次设置，MPB氧化铪基介电层设置在公用底电极和顶电极之间；公用底电极、MPB氧化铪基介电层以及一个顶电极构成一个MPB氧化铪基电容，多个MPB氧化铪基电容垂直堆叠。本发明针对集成电路产业的海量信息存算需求，以及“1T‑1C”DRAM随特征尺寸持续缩放的存储窗口和电荷信号密度，提供一种多态相边界动态随机存储器件及其制备方法，通过多态相边界材料的超高介电特性，显著提升DRAM电荷信号密度并支撑多值存储及存算融合DRAM应用，以满足后摩尔时代集成电路对于信息密度与功能的升级需求。
-
-
-
-
-
-
-
-
-
搜索结果
46 条记录 (耗时 0.049 秒)
