利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

88 条记录 (耗时 0.017 秒)

    测试多集成电路器件的方法及装置
    1.
    发明授权
    测试多集成电路器件的方法及装置 失效

    公开(公告)号：CN103033736B

    公开(公告)日：2017-05-03

    申请号：CN201210349012.6

    申请日：2012-09-19

    申请人： 飞思卡尔半导体公司

    发明人： M·E·斯坦雷 ,  J·S·瓦卡罗

    IPC分类号： G01R31/28 ,  G01R31/3185

    CPC分类号： G01R31/318555 ,  G01R31/318513 ,  G01R31/318572 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 本发明涉及测试多集成电路器件的方法及装置。实施例包括的系统包括至少一个集成电路（IC）以及用于对它们进行测试的方法。每个IC包含用于接收输入信号的输入互联体，用于接收测试启用信号的测试启用互联体，以及用于执行该集成电路测试的控制器（例如，TAP控制器），其中该执行是基于至少在寄存器（对应于输入信号的值）中的值进行的。每个IC还包括输入端口和耦接于第一输入互联体的多路复用器，至少一个寄存器，和输入端口。该多路复用器可控制为将输入信号传送到输入端口以响应测试启用信号的非断言，并且将输入信号传送到至少一个控制器以响应测试启用信号的断言。当系统包括多个控制器时，每个控制器可执行不同的操作码至指令映射。

    测试信息的基于分组的传播
    2.
    发明授权
    测试信息的基于分组的传播 失效

    公开(公告)号：CN104011553B

    公开(公告)日：2016-12-21

    申请号：CN201280059673.3

    申请日：2012-09-21

    申请人： 阿尔卡特朗讯

    发明人： M·波托兰

    IPC分类号： G01R31/3185

    CPC分类号： G01R31/318555 ,  G01R31/318572

    摘要： 提供了一种基于分组的测试能力。该基于分组的测试能力被配置为提供基于分组的JTAG(PJTAG)协议。PJTAG协议是被配置为支持同步JTAG协议的异步协议。PJTAG协议被配置为：在JTAG信号与被配置为传送这些JTAG信号的信息的分组之间转换(例如，在从JTAG域到PJTAG域的接口处，将JTAG信号转换成PJTAG分组；并且在从PJTAG域到JTAG域的接口处，将PJTAG分组转换成JTAG信号)。

    对基于扫描的测试减小扫描移位时局部级峰值功率的系统
    5.
    发明公开
    对基于扫描的测试减小扫描移位时局部级峰值功率的系统 无效

    公开(公告)号：CN103913702A

    公开(公告)日：2014-07-09

    申请号：CN201310745669.9

    申请日：2013-12-30

    申请人： 辉达公司

    发明人： 米林得·索纳瓦乐 ,  萨蒂亚·普瓦达 ,  阿米特·桑加尼

    IPC分类号： G01R31/303

    CPC分类号： G01R31/318555 ,  G01R31/318552

    摘要： 提供了用于实施基于扫描的测试的方法。方法包括使用操作在第一频率的第一时钟信号将扫描数据从多个I/O端口串行路由到集成电路的多个分区，其中每个分区包括多个内部扫描链。方法还包括并行化扫描数据以供应到内部扫描链中。此外，方法包括使用第一时钟信号来生成操作在第二频率的多个第二时钟信号，其中每个分区分别接收多个第二时钟信号中相应的一个并且其中多个第二时钟信号被交错，其中每个在不同的时间实施脉冲。最后，方法包括以第二频率将扫描数据移入到多个分区的内部扫描链中。

    模块、电子设备和评估工具
    7.
    发明授权
    模块、电子设备和评估工具 失效

    公开(公告)号：CN100347560C

    公开(公告)日：2007-11-07

    申请号：CN03819492.9

    申请日：2003-07-17

    申请人： 皇家飞利浦电子股份有限公司

    发明人： T·F·瓦耶斯

    IPC分类号： G01R31/3185

    CPC分类号： G01R31/318558 ,  G01R31/318555

    摘要： 模块(100)具有测试控制器(140)，用于评估功能块(120)。测试控制器(140)包括第一寄存器(142)，耦合在来自多个引脚(160)的输入引脚(162)和输出引脚(164)之间；并包括耦合到第一寄存器(142)的第二寄存器(144)，用于响应来自解码器(170)的更新信号捕获第一寄存器(142)的内容的更新。第二寄存器(144)还配置用于产生评估控制信号(145)。测试控制器还包括包含多个逻辑门(180)和第一逻辑门(182)的专用控制电路。多个逻辑门配置用于对第一寄存器(142)的内容进行解码，并给第一逻辑门(182)提供结果选通信号用于阻止第二寄存器(144)的更新。因此，专用控制电路能在例如另一模块的评估方式期间防止在模块(100)中不希望有的改变。

    可测试集成电路
    8.
    发明公开
    可测试集成电路 失效 转让

    公开(公告)号：CN101052887A

    公开(公告)日：2007-10-10

    申请号：CN200580037881.3

    申请日：2005-10-28

    申请人： 皇家飞利浦电子股份有限公司

    发明人： 史蒂文·H·德库柏 ,  格雷姆·弗朗西斯

    IPC分类号： G01R31/3185

    CPC分类号： G01R31/318594 ,  G01R31/318555

    摘要： 一种集成电路(1)，包括具有时钟输出的内部时钟电路(12)，用于为集成电路(1)的功能电路(10)提供时钟。所述集成电路配置有在测试期间使用的计数器电路(16)和状态保持电路(18)。将所述集成电路切换到测试模式，并且发送测试时间间隔开始的信号。从所述测试时间间隔开始的时候，对来自内部时钟电路12的时钟脉冲进行计数，并且如果所述内部时钟电路从所述测试时间间隔开始后已经产生多于预定数目的时钟脉冲，则将状态保持电路(18)锁定至预定状态。从集成电路(1)读出与在所述测试时间间隔中状态保持电路(18)是否已经达到所述预定状态有关的信息，而且测试估计装置(2)使用所述信息来接受或拒绝集成电路(1)。

    测试结构和方法
    9.
    发明公开
    测试结构和方法 失效 转让

    公开(公告)号：CN1910463A

    公开(公告)日：2007-02-07

    申请号：CN200580002694.1

    申请日：2005-01-13

    申请人： 皇家飞利浦电子股份有限公司

    发明人： E·J·马里尼森 ,  T·F·瓦耶斯

    IPC分类号： G01R31/317

    CPC分类号： G01R31/318544 ,  G01R31/31701 ,  G01R31/318555

    摘要： 一种测试访问结构包括连接至测试访问机构的第一和第二模块3A和3B。测试激励数据被移入第一模块3A，以及响应于正被激活的全局扫描使能信号27而捕获测试响应数据。每个模块包括控制电路59A、59B，例如OR门，用于控制全局扫描使能信号27是否被传递至其各自模块。控制电路59A、59B由专用旁路信号61A、61B分别控制。专用旁路信号61A、61B充当控制信号，用于控制局部扫描使能信号60A和60B是否成为全局扫描使能信号27的镜像。通过对未在被测试的一个或多个特定模块来保持专用旁路信号61A或61B为高，这使得该全局扫描使能信号27能够对那些特定模块保持为高，以使它们被置于操作的传送模式。本发明允许以流水线的方式处理测试图形数据，以使位于正被测试的模块之前的模块包含来自一系列测试激励数据的下一组测试激励数据，以及位于被测试的模块之后的模块包含来自先前测试的测试响应数据。