利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

38 条记录 (耗时 0.016 秒)

    电子电路以及用于对其进行初始化的方法
    1.
    发明公开
    电子电路以及用于对其进行初始化的方法 失效 转让

    公开(公告)号：CN104570825A

    公开(公告)日：2015-04-29

    申请号：CN201410559612.4

    申请日：2014-10-20

    申请人： 国际商业机器公司

    发明人： C·利希特瑙 ,  J·金策尔 ,  A·柯尼希 ,  T·格洛克勒

    IPC分类号： G05B19/042

    CPC分类号： G01R31/318563 ,  G01R31/318544

    摘要： 本发明涉及一种电子电路以及用于对其进行初始化的方法，该电子电路(10)具有一个或多个锁存器扫描链(12)，该电子电路(10)包括(i)内建式测试结构(14)；(ii)生成装置(16)，其用于针对所述扫描链中的每个扫描链(12)生成扫入数据；(iii)拦截装置(18)，其用于同时拦截所述扫描链(12)的测试线(20)，所述测试线(20)包括扫入线(22)和/或控制线(24)。所述拦截装置(18)响应于所述生成装置(16)以便将所生成的扫入数据同时馈送至所述扫描链(12)中的每个扫描链中，以用于初始化该电子电路(10)。本发明进一步涉及一种对电子电路(10)进行初始化的方法，以及一种用于对电子电路(10)进行初始化的数据处理系统(210)。

    用于电子电路的优化并行测试和访问的方法及设备
    3.
    发明公开
    用于电子电路的优化并行测试和访问的方法及设备 失效

    公开(公告)号：CN1610834A

    公开(公告)日：2005-04-27

    申请号：CN02802313.7

    申请日：2002-06-27

    申请人： 英特泰克公司

    发明人： 米歇尔·里凯蒂 ,  克里斯托弗·J·克拉克

    IPC分类号： G01R31/28

    CPC分类号： G01R31/318563 ,  G01R31/318516 ,  G01R31/318555 ,  G11C29/56 ,  G11C2029/2602

    摘要： 提供一种并行测试结构(PTA)，便于同时访问多个电子电路(即并行)，用于优化电路的测试、调试或可编程配置。PTA包括并行测试总线(PTB)、连接到PTB的测试控制器、和连接到PTB的多个可寻址PTB控制器，其中每个可寻址PTB控制器可耦合到被访问的相应电子电路上。测试控制器被构成以在PTB上向相应的可寻址PTB控制器发送至少一个控制信号、以启动由相应的可寻址PTB控制器进行对与其耦合的电子电路的并行扫描访问。此外，每个可寻址PTB控制器被构成以采用扫描协议、以便根据由测试控制器在PTB上发送的控制信号访问可与其耦合的相应电子电路，并响应于访问相应电子电路而在PTB上向第一控制器发送结果扫描数据。

    电子电路以及用于对其进行初始化的方法
    5.
    发明授权
    电子电路以及用于对其进行初始化的方法 失效 转让

    公开(公告)号：CN104570825B

    公开(公告)日：2017-04-05

    申请号：CN201410559612.4

    申请日：2014-10-20

    申请人： 国际商业机器公司

    发明人： C·利希特瑙 ,  J·金策尔 ,  A·柯尼希 ,  T·格洛克勒

    IPC分类号： G05B19/042

    CPC分类号： G01R31/318563 ,  G01R31/318544

    摘要： 本发明涉及一种电子电路以及用于对其进行初始化的方法，该电子电路(10)具有一个或多个锁存器扫描链(12)，该电子电路(10)包括(i)内建式测试结构(14)；(ii)生成装置(16)，其用于针对所述扫描链中的每个扫描链(12)生成扫入数据；(iii)拦截装置(18)，其用于同时拦截所述扫描链(12)的测试线(20)，所述测试线(20)包括扫入线(22)和/或控制线(24)。所述拦截装置(18)响应于所述生成装置(16)以便将所生成的扫入数据同时馈送至所述扫描链(12)中的每个扫描链中，以用于初始化该电子电路(10)。本发明进一步涉及一种对电子电路(10)进行初始化的方法，以及一种用于对电子电路(10)进行初始化的数据处理系统(210)。

    扫描控制方法和设备
    8.
    发明公开
    扫描控制方法和设备 失效

    公开(公告)号：CN101545950A

    公开(公告)日：2009-09-30

    申请号：CN200910118755.0

    申请日：2009-03-04

    申请人： 富士通株式会社

    发明人： 岩见义和 ,  木下贵行 ,  小佐野秀和

    IPC分类号： G01R31/3185

    CPC分类号： G01R31/318563

    摘要： 本发明涉及扫描控制方法和设备，尤其提供了用于电路设备的、包括在寄存器中设置用于表明扫描模式的信息的扫描控制方法。扫描控制方法包括：根据在寄存器中所设置的信息来分割通向测试访问端口控制器的扫描输出数据的输出和来自数据寄存器的扫描输入数据的输入，并且控制在扫描寄存器和数据寄存器之间的连接。每个数据/扫描寄存器包括与将同时扫描的链数目同样那么多个数据寄存器。在广播模式下在扫描输入过程中在一个数据寄存器中所设置的数据可以被并行保持在所有数据寄存器中并且在所有扫描链中被扫描。在并行模式下在扫描输入过程中在数据寄存器中所设置的数据可以被保持在对应于所述扫描寄存器的数据寄存器中并且在相应的扫描链中被扫描。

    测试电路中的多个模块的测试方法和测试设备
    9.
    发明授权
    测试电路中的多个模块的测试方法和测试设备 有权

    公开(公告)号：CN105629148B

    公开(公告)日：2018-08-28

    申请号：CN201410586635.4

    申请日：2014-10-28

    申请人： 国际商业机器公司

    发明人： 王柳笛 ,  董菲 ,  龚书 ,  吕寅鹏 ,  李海龙

    IPC分类号： G01R31/28

    CPC分类号： G01R31/31703 ,  G01R31/31707 ,  G01R31/3172 ,  G01R31/3177 ,  G01R31/318563 ,  G01R31/3193

    摘要： 本发明公开了一种用于测试电路中的多个模块的测试设备和测试方法，所述多个模块具有相同的结构。所述测试设备包括：比较装置，被配置为收集通过将激励信号并行施加于所述多个模块而由所述多个模块产生的输出响应，比较所述多个模块的输出响应以确定所述多个模块的输出响应是否相同，并且输出指示该比较装置的比较结果的信号；以及确定装置，被配置为接收所述信号，并且根据该比较装置的比较结果来确定所述多个模块是否具有缺陷。利用所述测试设备和测试方法，可以简化对于所述多个具有相同结构的模块的测试过程，提高测试效率。

    基于IEEE1149.1协议的封装过程中的测试方法
    10.
    发明公开
    基于IEEE1149.1协议的封装过程中的测试方法 有权

    公开(公告)号：CN104618188A

    公开(公告)日：2015-05-13

    申请号：CN201510052286.2

    申请日：2015-01-31

    申请人： 上海华岭集成电路技术股份有限公司

    发明人： 叶守银 ,  王锦 ,  祁建华 ,  凌俭波 ,  王华 ,  郝丹丹

    IPC分类号： H04L12/26

    CPC分类号： G01R31/318563 ,  G01R31/318513

    摘要： 本发明提供了一种基于IEEE 1149.1协议的封装过程中的测试方法，包括：在符合IEEE1149.1标准的所述器件上增加一TRD，所述TRD用于返回所述器件的数据；在IEEE1149.1标准中增加一返回数据指令，所述返回数据指令用于控制所述引脚接口TRD与TDO端的连接的状态，利用所述引脚接口TRD和所述返回数据指令共同实现所述封装过程中任一所述器件的TDO端的数据返回。使得集成电路器件在组装或者堆叠过程中，每组装或者堆叠一个器件，均可进行实时测试，而不需要等待组装或者堆叠工艺全部完成后才能测试，还可以进一步确认组装或者堆叠过程中失效器件的具体位置。