利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.019 秒)

    对多级非易失性存储器单元进行编程的方法和存储器装置
    1.
    发明公开
    对多级非易失性存储器单元进行编程的方法和存储器装置 有权

    公开(公告)号：CN107657982A

    公开(公告)日：2018-02-02

    申请号：CN201710550082.0

    申请日：2017-07-07

    申请人： 三星电子株式会社

    发明人： 奇纳克里希南·巴拉普瑞姆

    IPC分类号： G11C16/04 ,  G11C16/10

    CPC分类号： G11C11/5628 ,  G06F12/0246 ,  G06F2212/7201 ,  G11C11/5642 ,  G11C16/0483 ,  G11C2211/5648 ,  G11C16/0408 ,  G11C16/10

    摘要： 提供一种对多级非易失性存储器单元进行编程的方法和存储器装置。发明的方面包括一种存储器装置，所述存储器装置具有一个或多个存储器页，所述一个或多个存储器页包括均具有多个可编程的状态级的多个存储器单元。所述存储器装置包括存储器控制逻辑部分，存储器控制逻辑部分包括编程逻辑部分和页层重编程状态元数据。编程逻辑部分可根据页层重编程状态元数据对所述多个存储器单元进行编程。编程逻辑部分可根据页层重编程状态元数据，在所述多个存储器单元的连续的编程操作中，对所述多个存储器单元中的每个的第一状态级、第二状态级和第三状态级进行编程，而在编程操作期间或编程操作之间，不需要任何擦除操作或读取操作。

    以高分辨率可变初始编程脉冲对非易失性存储器编程
    3.
    发明授权
    以高分辨率可变初始编程脉冲对非易失性存储器编程 有权 转让

    公开(公告)号：CN102203874B

    公开(公告)日：2014-05-14

    申请号：CN200980142518.6

    申请日：2009-09-29

    申请人： 桑迪士克股份有限公司

    发明人： 格里特·简·海明克

    IPC分类号： G11C16/10 ,  G11C16/34

    CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3468 ,  G11C16/3486 ,  G11C2211/5621 ,  G11C2211/5648

    摘要： 对于多个非易失性存储器元件执行多个编程处理。每个所述编程处理用于使用编程脉冲至少将非易失性存储器元件的子集编程至相应的目标条件集合。至少所述编程处理的子集包括标识与实现相应编程处理的特定结果相关的编程脉冲并且在用于非易失性存储器元件的一个或多个可替选结果处执行一个或多个感测操作、如果所述一个或多个感测操作确定出多于预定数量的非易失性存储器元件实现所述一个或多个可替选结果的第一可替选结果，则基于所述第一可替选结果和编程脉冲的标识，调整后续编程处理。如果所述一个或多个感测操作确定出少于所需数量的非易失性存储器元件实现任一所述可替选结果，则基于编程脉冲的标识，调整后续编程处理。

    一种固态硬盘及闪存芯片的充放电控制方法
    4.
    发明公开
    一种固态硬盘及闪存芯片的充放电控制方法 有权

    公开(公告)号：CN103019616A

    公开(公告)日：2013-04-03

    申请号：CN201210480708.2

    申请日：2012-11-23

    申请人： 记忆科技(深圳)有限公司

    发明人： 金明

    IPC分类号： G06F3/06

    CPC分类号： G11C11/5628 ,  G11C2211/5648

    摘要： 本发明适用于存储技术领域，提供了一种固态硬盘及闪存芯片充放电控制方法，该方法包括：将同一物理页映射至相互耦合的两个逻辑页，其中一个逻辑页由物理页中的最低有效位映射组成，另一逻辑页由物理页中的最高有效位映射组成；将写入数据进行缓存，并将缓存中与两个相互耦合的逻辑页对应的数据根据物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据；根据合并后的数据对物理页的多层存储单元进行充放电控制，使多层存储单元的电压状态表示为合并后的数据的数值。借此，本发明能够避免对多层存储单元进行重复的充放电，减少了充放电次数及闪存芯片的磨损，提高了闪存芯片的使用寿命。

    用于非易失性存储器的优化页编程顺序
    5.
    发明公开
    用于非易失性存储器的优化页编程顺序 有权

    公开(公告)号：CN102549672A

    公开(公告)日：2012-07-04

    申请号：CN201080030581.3

    申请日：2010-06-08

    申请人： 桑迪士克技术有限公司

    发明人： 史蒂文·斯普劳斯 ,  黄一超 ,  克里斯·阿维拉 ,  黄建明 ,  埃米利奥·耶罗

    IPC分类号： G11C11/56

    CPC分类号： G11C11/5628 ,  G11C2211/5648

    摘要： 在非易失性存储系统中的编程数据传输处理期间，数据记录单位从主机传输到诸如存储器卡的存储器设备。对于每个记录单位，数据页按一定顺序布置，以使得在花费较少时间来写入的页之前提供花费较长时间写入存储器设备的存储器阵列的页。由于发生更大程度的并行处理，因此减少了记录单位的总编程时间。在花费较长时间来编程的页正被编程到存储器阵列的同时，花费较少时间来编程的页被传输到存储器设备。在完成编程之后，存储器设备以信号通知主机传输下一记录单位。数据页可包括下部页、中间页以及上部页。

    半导体存储装置
    6.
    发明公开
    半导体存储装置 无效

    公开(公告)号：CN101964208A

    公开(公告)日：2011-02-02

    申请号：CN201010231412.8

    申请日：2010-07-16

    申请人： 株式会社东芝

    发明人： 柴田昇 ,  金箱和范

    IPC分类号： G11C16/02

    CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/10 ,  G11C16/3418 ,  G11C29/00 ,  G11C2211/5642 ,  G11C2211/5648

    摘要： 本发明提供不会增大存储比多值区域少的位的区域的存储容量，可高速写入并可延长制品的寿命的半导体存储装置。本半导体存储装置包括在1个单元存储n位(n是2以上的自然数)的数据的多个存储单元。多个存储单元内，在第1区域MLB的存储器MLC存储h(h≤n)位的数据，在第2区域SLB的存储器SLC存储i(i＜h)位的数据，在第2区域SLB的存储单元的改写次数达到规定值时，不在第2区域SLB的存储单元进行写入，在第1区域MLB的存储器存储i位的数据。

    以减少的编程干扰编程NAND快闪存储器
    7.
    发明公开
    以减少的编程干扰编程NAND快闪存储器 失效

    公开(公告)号：CN101573763A

    公开(公告)日：2009-11-04

    申请号：CN200780041450.3

    申请日：2007-11-04

    申请人： 桑迪士克IL有限公司

    发明人： 马克·施利克 ,  马克·穆林

    IPC分类号： G11C16/04 ,  G11C16/34 ,  G11C11/56

    CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/3418 ,  G11C16/3427 ,  G11C2211/5621 ,  G11C2211/5648

    摘要： 当存储器装置从主机接收两个或两个以上多位以存储在非易失性存储器中时，所述装置首先将所述位存储在易失性存储器中。接着，在将所述位存储在所述非易失性存储器中的过程中，所述装置将所述易失性存储器的一些单元的阈值电压提高到高于验证电压的值。在那些阈值电压实质上保持在那些电平时，所述装置将所述易失性存储器的其它单元的所述阈值电压提高到低于所述验证电压的值。最终，每一单元存储来自每一多位的一个或一个以上位。优选的是，所有所述单元共享共同字线。数据存储装置就存储由在系统上运行的应用程序产生的多位而言以类似方式操作。