利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.028 秒)

    适于在单个存储单元中存储多值的非易失性半导体存储器件
    1.
    发明公开
    适于在单个存储单元中存储多值的非易失性半导体存储器件 无效

    公开(公告)号：CN1627447A

    公开(公告)日：2005-06-15

    申请号：CN200410063333.5

    申请日：2004-07-08

    申请人： 株式会社东芝

    发明人： 田中智晴

    IPC分类号： G11C16/12

    CPC分类号： G11C11/5628 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3454

    摘要： 本发明涉及适于在单个存储单元中存储多值的非易失性半导体存储器件。它包括一个非易失性存储单元(M)和一个写电路(2，3，4，5，6，7，8)，该写电路适合通过下述方式向所述存储单元写入数据：向该存储单元提供一个写电压(Vpgm)和一个写控制电压(VBL)以改变存储单元的写状态，改变写控制电压(VBL)的提供以降低写状态的变化速率，还改变写控制电压(VBL)的提供以控制所述降低了的写状态变化速率，并在降低写状态的变化速率的同时终止对存储单元的写操作。

    非易失性半导体存储装置
    2.
    发明授权
    非易失性半导体存储装置 失效

    公开(公告)号：CN1193375C

    公开(公告)日：2005-03-16

    申请号：CN01133927.6

    申请日：2001-08-20

    申请人： 株式会社东芝

    发明人： 田中智晴 ,  助川博

    IPC分类号： G11C16/06 ,  H01L27/115

    CPC分类号： H01L27/115 ,  G11C16/0483 ,  G11C16/08 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48464 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/00

    摘要： 提供一种可抑制成本增加的非易失性半导体存储装置。其特征在于包括：第一半导体基板，其中形成有由多个非易失性半导体存储单元构成的存储单元阵列、与上述存储单元阵列电连接的多个位线、与上述存储单元阵列电连接的多个字线、多个输入端子、以及多个传输门晶体管，每个上述传输门晶体管的一端分别与上述多个字线中的对应的一个电连接，其另一端分别与上述多个输入端子中的对应的一个电连接；以及第二半导体基板，其中形成有与上述第一半导体基板的上述多个输入端子电连接的输出端子、以及与这些输出端子电连接并用来控制上述字线的字线控制电路，且上述第二半导体基板层叠在上述第一半导体基板上。

    非易失性半导体存储器
    5.
    发明公开
    非易失性半导体存储器 有权 转让

    公开(公告)号：CN1497730A

    公开(公告)日：2004-05-19

    申请号：CN03159843.9

    申请日：2003-09-26

    申请人： 株式会社东芝

    发明人： 田中智晴

    IPC分类号： H01L27/115 ,  H01L29/78 ,  G11C14/00 ,  G11C16/02

    CPC分类号： G11C16/0483 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5635 ,  G11C11/5642

    摘要： 在位线BLek、Blok上连接编程/写入时使用的数据电路REGR。数据电路REGR具有数据存储部分DS1、DS2、DS3。数据存储部分DS1连接在位线BLek、Blok上。数据存储部分DS1和数据存储部分DS3之间连接着数据传送电路Qn10。数据存储部分DS2和数据存储部分DS3之间连接着数据传送电路Qn9。数据存储部分DS2具有根据自己存储的数据强制变更数据存储部分DS1的数据的功能。根据本发明，能在面积不增加的前提下，以高精度进行编程时的阈值控制。

    半导体存储装置
    6.
    发明授权
    半导体存储装置 失效 转让

    公开(公告)号：CN101154461B

    公开(公告)日：2011-10-19

    申请号：CN200710180231.5

    申请日：2001-09-20

    申请人： 株式会社东芝

    发明人： 柴田升 ,  田中智晴

    IPC分类号： G11C16/26 ,  G11C16/22

    CPC分类号： G11C11/5628 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/22 ,  G11C16/3436 ,  G11C16/3454 ,  G11C29/70 ,  G11C29/832 ,  G11C2211/5621 ,  G11C2211/5641

    摘要： 本发明用于准确识别存储器中的不良块的半导体存储装置，该半导体存储装置包含：具有多个存储元件的多个块；与上述各块对应设置的存储电路(109)，上述存储电路存储第1逻辑电平或第2逻辑电平的数据；检出上述存储电路的存储状态的检出电路(6b)；从上述各块的存储元件读出数据的读出电路，上述读出电路在通过上述检出电路检述存储电路存储上述第1逻辑电平时，输出上述块内存储元件的数据，在检出上述存储电路存储上述第2逻辑电平时，输出不取决于上述块内存储元件的数据的一定值。通过上述半导体存储装置能够准确识别存储器中的不良块，提高成品率。

    快闪存储器
    8.
    发明授权
    快闪存储器 失效 转让

    公开(公告)号：CN1206657C

    公开(公告)日：2005-06-15

    申请号：CN00119249.3

    申请日：2000-06-28

    申请人： 株式会社东芝

    发明人： 田中智晴 ,  柴田昇 ,  丹沢徹

    IPC分类号： G11C16/06 ,  G11C11/40

    CPC分类号： G06F11/10 ,  G06F11/1008 ,  G06F11/1068 ,  G06F11/1072 ,  G11C7/1006 ,  G11C16/0483 ,  G11C16/10 ,  G11C2029/0411 ,  G11C2207/104

    摘要： 一种快闪存储器，可内部自动校正错误，与现有产品具有互换性。它包括：存储器段；指令接口(3)，接受外部指令产生控制信号；电路(7)，由写入指令信号激活，产生控制信号；错误校正电路(11)，由写入数据输入指令信号激活，与外部输入的第一信号同步，接受外部输入的写入数据，由写入指令激活，与控制信号同步，产生检查数据；电路(17)，相对各个存储器单元设置，将写入数据或检查数据取入暂存；写入电路(13～15)，由写入指令激活，将存储的写入数据和检查数据写入存储器段。