-
公开(公告)号：CN104658612A
公开(公告)日：2015-05-27
申请号：CN201410074378.6
申请日：2014-03-03
申请人： 慧荣科技股份有限公司
发明人： 黄汉城
IPC分类号： G11C29/56
CPC分类号： G11C29/24 , G06F11/1008 , G11C16/00 , G11C29/08 , G11C29/30 , G11C29/82 , G11C2029/1204 , G11C2029/4402
摘要： 本发明提出一种存取快闪存储器中储存单元的方法以及使用该方法的装置，该方法由控制单元执行，包含下列步骤。当测试出储存单元中的一行的一块中的每一坏列时，新增一笔纪录至坏列数据表中。当测试出上述储存单元中的上述行的上述块中的最后一列是好列时，更判断坏列数据表中是否包含奇数个纪录。当判断坏列数据表中包含奇数个纪录时，新增一笔纪录至坏列数据表中，用以表示最后一列是坏列。
-
公开(公告)号：CN1096083C
公开(公告)日：2002-12-11
申请号：CN97115439.2
申请日：1997-07-21
申请人： 三菱电机株式会社
IPC分类号： G11C29/00
CPC分类号： G11C29/50 , G11C11/401 , G11C29/30 , G11C29/36 , G11C29/46
摘要： 提供与存储单元阵列的构成无关的、能够缩短试验时间并能够在晶片状态下进行老化试验的半导体存储器。环形振荡器128根据来自外部的老化试验指定信号SBT而激活，基于其输出从内部行地址发生电路122输出的行地址信号在用运算电路124进行了加扰处理以后提供给行译码器102。另一方面，根据信号SBT的激活对从数据输出电路174输出的信号用数据加扰器176进行加扰处理，把校验结构的数据对应于存储单元阵列的物理地址提供给存储单元阵列。
-
公开(公告)号：CN1184330A
公开(公告)日：1998-06-10
申请号：CN97115439.2
申请日：1997-07-21
申请人： 三菱电机株式会社
CPC分类号： G11C29/50 , G11C11/401 , G11C29/30 , G11C29/36 , G11C29/46
摘要： 提供与存储单元阵列的构成无关的、能够缩短试验时间并能够在晶片状态下进行老化试验的半导体存储器。环形振荡器128根据来自外部的老化试验指定信号SBT而激活,基于其输出从内部行地址发生电路122输出的行地址信号在用运算电路124进行了加扰处理以后提供给行译码器102。另一方面,根据信号SBT的激活对从数据输出电路174输出的信号用数据加扰器176进行加扰处理,把校验结构的数据对应于存储单元阵列的物理地址提供给存储单元阵列。
-
公开(公告)号：CN106463160A
公开(公告)日：2017-02-22
申请号：CN201580023322.0
申请日：2015-03-20
申请人： 高通股份有限公司
CPC分类号： G11C29/026 , G06F11/106 , G06F11/1072 , G06F11/1076 , G11C7/06 , G11C7/08 , G11C7/1006 , G11C7/1072 , G11C11/16 , G11C11/1673 , G11C13/004 , G11C14/0081 , G11C14/009 , G11C16/26 , G11C16/30 , G11C29/30 , G11C29/52 , G11C2029/0411
摘要： 一种设备包括存储器阵列的多个存储器单元、该存储器阵列的感测放大器、以及该存储器阵列的选择逻辑。该感测放大器被配置成从该多个存储器单元中的至少一个存储器单元感测至少一个数据值。该选择逻辑被配置成在使得该感测放大器使用第一感测延迟来感测至少一个数据值和使得该感测放大器使用第二感测延迟来感测至少一个数据值之间进行选择。第二感测延迟长于第一感测延迟。
-
公开(公告)号：CN103403806A
公开(公告)日：2013-11-20
申请号：CN201280010159.0
申请日：2012-02-27
申请人： 高通股份有限公司
IPC分类号： G11C11/16
CPC分类号： G11C11/1677 , G11C8/08 , G11C8/14 , G11C11/16 , G11C11/161 , G11C29/18 , G11C29/30 , G11C2029/1202 , G11C2029/2602 , H01L43/12
摘要： 所揭示的实施例包含具有安置成列的多个位线(BL0、BL1、BL2、BL3)和多个源极线(1)的存储器阵列。多个字线(2)安置成行。多个存储元件(3)具有从所述存储器阵列电解耦的存储元件的第一子集(4)，和耦合到所述存储器阵列的存储元件的第二子集(5)。所述存储器阵列包含多个位单元，每一位单元包含耦合到至少两个晶体管(6)的来自存储元件的所述第二子集的一个存储元件。所述位单元耦合到所述多个位线和所述多个源极线。每一晶体管耦合到一个字线。所述存储器阵列可进一步包含用以选择高性能模式和高密度模式的逻辑(310、312)。
-
公开(公告)号：CN104658612B
公开(公告)日：2019-07-23
申请号：CN201410074378.6
申请日：2014-03-03
申请人： 慧荣科技股份有限公司
发明人： 黄汉城
IPC分类号： G11C29/56
CPC分类号： G11C29/24 , G06F11/1008 , G11C16/00 , G11C29/08 , G11C29/30 , G11C29/82 , G11C2029/1204 , G11C2029/4402
摘要： 本发明提出一种存取快闪存储器中储存单元的方法以及使用该方法的装置，该方法由控制单元执行，包含下列步骤。当测试出储存单元中的一行的一块中的每一坏列时，新增一笔记录至坏列数据表中。当测试出上述储存单元中的上述行的上述块中的最后一列是好列时，更判断坏列数据表中是否包含奇数个记录。当判断坏列数据表中包含奇数个记录时，新增一笔记录至坏列数据表中，用以表示最后一列是坏列。
-
公开(公告)号：CN109144407A
公开(公告)日：2019-01-04
申请号：CN201810611569.X
申请日：2018-06-14
申请人： 希捷科技有限公司
发明人： 达尔沙纳·H·梅赫塔 , 安托万·胡维尔 , 阿拉·帕塔普蒂安
IPC分类号： G06F3/06
CPC分类号： G11C29/10 , G06F3/06 , G06F3/0653 , G06F3/0685 , G06F11/1076 , G06F12/0246 , G06F12/0253 , G06F2212/1036 , G06F2212/702 , G06F2212/7203 , G06F2212/7205 , G11C29/30 , G11C29/32 , G11C29/42 , G11C29/44 , G11C29/52 , G06F3/0616 , G06F3/0622 , G06F3/064
摘要： 本主题申请涉及用于监测存储器以便引退的系统和方法。本文提出的系统和方法提供了监测区块、页面和/或条带降级。在一个实施方案中，控制器可操作为扫描存储器的第一区块以识别所述第一区块的一部分中的失效。所述控制器暂停对所述第一区块的所述失效部分的输入/输出(I/O)操作，并且测试所述第一区块的所述失效部分以确定所述失效是否为瞬时失效。测试包括为所述第一区块的所述部分加载数据，并且从所述第一区块的所述加载部分读取所述数据。如果在测试后所述失效减弱，则所述控制器还可操作为确定所述失效是瞬时失效，并恢复对所述第一区块的所述部分的I/O操作。
-
公开(公告)号：CN107516545A
公开(公告)日：2017-12-26
申请号：CN201610423370.5
申请日：2016-06-15
申请人： 上海磁宇信息科技有限公司
CPC分类号： G11C29/18 , G11C29/30 , G11C29/42 , G11C2029/1802
摘要： 本发明提供一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。本发明还提供一种MRAM芯片的自测试方法。本发明提供的MRAM芯片及其自测试方法，通过自测试，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.011 秒)
