-
公开(公告)号：CN102754210B
公开(公告)日：2017-05-03
申请号：CN201180008990.8
申请日：2011-01-14
申请人： 高通股份有限公司
CPC分类号： B82Y25/00 , B82Y10/00 , G11C11/161 , H01F10/3254 , H01F10/3272 , H01F41/32 , H01L43/08 , H01L43/12
摘要： 本发明揭示一种磁性隧道结MTJ存储元件(300)及形成所述MTJ的方法。所述磁性隧道结MTJ存储元件包括钉扎层(206、210)、势垒层(212)、自由层(214)及复合硬掩模或顶部电极(304、306)。所述复合硬掩模/顶部电极架构经配置以提供通过所述MTJ存储元件的非均一电流路径，且由并联耦合的具有不同电阻特性的电极形成。插入于所述自由层与所述顶部电极之间的任选调谐层(302)帮助降低所述自由层的阻尼常数。
-
公开(公告)号：CN103098139B
公开(公告)日：2017-02-15
申请号：CN201180043772.8
申请日：2011-08-12
申请人： 高通股份有限公司
CPC分类号： G11C16/3418 , G06F1/263 , G06F11/1048
摘要： 本发明揭示一种用以在移动装置处起始内务操作的系统及方法。在特定实施例中，一种在移动装置处的方法包括响应于确定所述移动装置处于充电模式中而修改经调度的内务操作。
-
公开(公告)号：CN102197433B
公开(公告)日：2014-11-12
申请号：CN200980143154.3
申请日：2009-11-04
申请人： 高通股份有限公司
IPC分类号： G11C11/16
CPC分类号： G11C8/08 , G11C7/20 , G11C11/1653 , G11C11/1659 , G11C11/1675
摘要： 本发明揭示一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，其包括多个位单元(420到432)、一加电控制器(405)及第一多个预充电晶体管(410到413)。所述多个位单元各自耦合到多个位线(BL)及字线(WL)中的一者。所述加电控制器经配置以在加电期间提供加电控制信号以控制所述位线或所述字线中的至少一者的电压电平。所述第一多个预充电晶体管分别耦合到所述多个位线或所述多个字线中的至少一者，每一预充电晶体管经配置以基于所述加电控制信号而将对应的位线或字线放电到所要电压电平。
-
公开(公告)号：CN103620685A
公开(公告)日：2014-03-05
申请号：CN201280031067.0
申请日：2012-07-01
申请人： 高通股份有限公司
IPC分类号： G11C7/06 , G11C7/12 , G11C11/16 , G11C16/26 , G11C11/4091
CPC分类号： G11C7/067 , G11C7/12 , G11C11/1655 , G11C11/1673 , G11C11/4091 , G11C13/004 , G11C16/26 , G11C2207/002
摘要： 一种电路(101)包含退化p沟道金属氧化物半导体PMOS晶体管(102)、负载PMOS晶体管(104)和箝位晶体管(110)，所述箝位晶体管(110)经配置以在感测操作期间对施加到基于电阻的存储器元件(112)的电压进行箝位操作。所述负载PMOS晶体管的栅极(118)由运算放大器(106)的输出(120)来控制。
-
公开(公告)号：CN103210448A
公开(公告)日：2013-07-17
申请号：CN201180053077.X
申请日：2011-10-10
申请人： 高通股份有限公司
CPC分类号： G11C5/025 , G11C5/08 , G11C11/165 , H01L27/0207 , Y10T29/49117
摘要： 大型存储器阵列包含大小均匀的虚位胞元以及有效位胞元的均匀图案。大型存储器阵列内的子阵列由所述虚位胞元分离。信号分配电路形成有对应于所述虚位胞元的宽度或高度的宽度或高度，使得所述信号分配电路占据与所述虚位胞元相同的占用面积而不会破坏所述大型阵列上的所述均匀图案。与标准大小位胞元大小类似或比标准大小位胞元大的边缘虚胞元可放置在所述大型阵列的边缘周围以进一步减小图案负载影响。
-
公开(公告)号：CN103151068A
公开(公告)日：2013-06-12
申请号：CN201310056261.0
申请日：2008-03-31
申请人： 高通股份有限公司
发明人： 卢·G·蔡-奥恩 , 马修·迈克尔·诺瓦克 , 升·H·康
CPC分类号： H03K19/17748 , G11C11/161 , G11C11/165 , H03K19/17736 , H03K19/1778
摘要： 本发明涉及使用自旋转移力矩磁阻装置的软件可编程逻辑。本发明揭示用于使用自旋转移力矩磁阻随机存取存储器(STT-MRAM)技术的软件可编程逻辑的系统、电路及方法。磁性隧道结(MTJ)存储元件可形成为输入平面及输出平面。所述输入平面及输出平面可耦合在一起以形成允许实现逻辑功能的复阵列。
-
公开(公告)号：CN103124998A
公开(公告)日：2013-05-29
申请号：CN201180046114.4
申请日：2011-09-28
申请人： 高通股份有限公司
CPC分类号： G11C13/0069 , G11C11/16 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C13/0002 , G11C13/003 , G11C2213/72 , G11C2213/74
摘要： 一种基于电阻的存储器具有双二极管存取装置。在特定实施例中，一种方法包含对位线(114)和感测线(112)施加偏压以经由第一二极管(116)或第二二极管(118)产生穿过基于电阻的存储元件(110)的电流。所述第一二极管的阴极耦合到所述位线且所述第二二极管的阳极耦合到所述感测线。
-
-
公开(公告)号：CN102823008A
公开(公告)日：2012-12-12
申请号：CN201180016094.6
申请日：2011-03-25
申请人： 高通股份有限公司
CPC分类号： H01L43/08 , H01L27/228 , H01L43/12
摘要： 揭示用于形成磁性隧道结MTJ存储元件的方法及所形成的MTJ存储元件。所述MTJ存储元件包括MTJ堆叠，所述MTJ堆叠具有钉扎层堆叠、势垒层及自由层。在所述自由层上形成调整层，使得所述自由层经保护不受工艺相关损坏。在所述调整层上形成顶部电极，且利用所述顶部电极作为掩模来蚀刻所述调整层及所述自由层。接着形成间隔件层，其囊封所述顶部电极、所述调整层及所述自由层。蚀刻所述间隔件层及所述MTJ堆叠的剩余部分。在所述间隔件层及所述MTJ堆叠上沉积保护性覆盖层。特定来说，所述调整层在光致抗蚀剂移除过程期间保护所述自由层不受氧灰化。
-
公开(公告)号：CN102656687A
公开(公告)日：2012-09-05
申请号：CN201080056739.4
申请日：2010-12-14
申请人： 高通股份有限公司
IPC分类号： H01L23/552 , H01L23/66 , H01L23/498 , H01L23/48 , H01L23/64 , H05K1/02
CPC分类号： H01L23/552 , H01L23/14 , H01L23/49827 , H01L23/645 , H01L23/66 , H01L2223/6616 , H01L2223/6622 , H01L2223/6638 , H01L2924/0002 , H01L2924/3011 , H05K1/0222 , H05K1/0245 , H05K3/4602 , H05K3/4644 , H05K2201/09809 , Y10T29/49117 , H01L2924/00
摘要： 本发明揭示一种安置于衬底中的通孔结构的系统。所述系统包括第一通孔结构，所述第一通孔结构包含安置于所述衬底中的外部导电层、内部绝缘层和内部导电层。所述外部导电层分离所述内部绝缘层与所述衬底，且所述内部绝缘层分离所述内部导电层与所述外部导电层。第一互补对的第一信号通过所述内部导电层，且所述第一互补对的第二信号通过所述外部导电层。在不同实施例中，提供一种在电子衬底中形成通孔结构的方法。
-
-
-
-
-
-
-
-
-
搜索结果
135 条记录 (耗时 0.033 秒)
