-
公开(公告)号：CN102414980A
公开(公告)日：2012-04-11
申请号：CN201080018601.5
申请日：2010-04-29
申请人： 高通股份有限公司
发明人： 耿吉峰 , 加里·约翰·巴兰坦 , 丹尼尔·F·菲利波维奇
IPC分类号： H03C3/09
CPC分类号： H03L7/089 , H03C3/0916 , H03C3/0941 , H03C3/095 , H03C3/0966 , H03L7/085
摘要： 本发明描述一种支持两点调制的数字锁相环(DPLL)。在一个设计中，所述DPLL包括相位-数字转换器以及在环路中操作的环路滤波器、用于低通调制路径的第一处理单元，以及用于高通调制路径的第二处理单元。所述第一处理单元接收输入调制信号，并向所述环路内部在所述相位-数字转换器后面且在所述环路滤波器前面的第一点提供第一调制信号。所述第二处理单元接收所述输入调制信号，并向所述环路内部在所述环路滤波器后面的第二点提供第二调制信号。所述第一处理单元可包括累加所述输入调制信号以将频率转换为相位的累加器。所述第二处理单元可包括以可变增益缩放所述输入调制信号的缩放单元。
-
公开(公告)号：CN107565960A
公开(公告)日：2018-01-09
申请号：CN201710412739.7
申请日：2017-06-05
申请人： 英特尔IP公司
CPC分类号： H04L7/033 , H03C3/0916 , H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/095 , H03C3/0958 , H03C3/0966 , H03C3/0991 , H03C3/20 , H03L7/08 , H03L7/0802 , H03L7/081 , H03L7/085 , H03L7/087 , H03L7/089 , H03L7/0891 , H03L7/091 , H03L7/093 , H03L7/099 , H03L7/0995 , H03L7/104 , H03L7/1075 , H03L7/113 , H03L7/18 , H03L7/183 , H03L7/193 , H03L7/1976 , H03L2207/06 , H03L2207/50 , H04L41/0681 , H04L43/028
摘要： 提供了一种用于表征在用来生成相位调制RF信号的极性调制器或极性发射机的相位路径中的锁相环(PLL)的性能的性能指标电路。PLL包括振荡器、高通路径和低通路径。低通路径包括环路滤波器。性能指标电路包括第一输入电路和参数计算电路。第一输入电路被配置为输入来自环路滤波器的环路滤波信号。参数计算电路被配置为：基于环路滤波信号来计算性能指标的值，并基于该值来控制或表征PLL的操作的方面。
-
公开(公告)号：CN104428996B
公开(公告)日：2017-03-29
申请号：CN201380024582.0
申请日：2013-05-10
申请人： 三星电子株式会社 , 成均馆大学校产学协力团
CPC分类号： H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
摘要： 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
公开(公告)号：CN107204744A
公开(公告)日：2017-09-26
申请号：CN201710136874.3
申请日：2017-03-09
申请人： 德州仪器公司
IPC分类号： H03C3/09
CPC分类号： H04B1/69 , H02M1/44 , H02M3/155 , H02M3/156 , H03C3/0916
摘要： 本发明涉及一种使用扩展频谱减少基本及调制杂散的电路及方法。揭示一种产生扩展频谱信号的方法(图7B)。所述方法包含选择用于调制曲线的第一伪随机斜率(722)。选择所述调制曲线上的当前频率。在所述当前频率下产生针对相应时间的振荡信号(725)。将所述当前频率设置为所述调制曲线上的下一个频率(726)。重复产生振荡频率及将所述当前频率设置为下一频率的步骤，直到所述当前频率是所述调制曲线上的最终频率(728)。
-
公开(公告)号：CN102414980B
公开(公告)日：2015-04-22
申请号：CN201080018601.5
申请日：2010-04-29
申请人： 高通股份有限公司
发明人： 耿吉峰 , 加里·约翰·巴兰坦 , 丹尼尔·F·菲利波维奇
IPC分类号： H03C3/09
CPC分类号： H03L7/089 , H03C3/0916 , H03C3/0941 , H03C3/095 , H03C3/0966 , H03L7/085
摘要： 本发明描述一种支持两点调制的数字锁相环(DPLL)。在一个设计中，所述DPLL包括相位-数字转换器以及在环路中操作的环路滤波器、用于低通调制路径的第一处理单元，以及用于高通调制路径的第二处理单元。所述第一处理单元接收输入调制信号，并向所述环路内部在所述相位-数字转换器后面且在所述环路滤波器前面的第一点提供第一调制信号。所述第二处理单元接收所述输入调制信号，并向所述环路内部在所述环路滤波器后面的第二点提供第二调制信号。所述第一处理单元可包括累加所述输入调制信号以将频率转换为相位的累加器。所述第二处理单元可包括以可变增益缩放所述输入调制信号的缩放单元。
-
公开(公告)号：CN104428996A
公开(公告)日：2015-03-18
申请号：CN201380024582.0
申请日：2013-05-10
申请人： 三星电子株式会社 , 成均馆大学校产学协力团
CPC分类号： H04B1/38 , H03B5/1215 , H03B5/1228 , H03B2200/0062 , H03C3/0916 , H03C3/0975 , H03C3/0991 , H03L7/0802 , H03L7/0895 , H03L7/0898 , H03L7/099 , H03L7/1072 , H04L5/0062 , H04L7/033 , H04L2027/0016 , H04L2027/0022 , H04L2027/0055
摘要： 一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。
-
公开(公告)号：CN101803318A
公开(公告)日：2010-08-11
申请号：CN200880107972.3
申请日：2008-09-19
申请人： 高通股份有限公司
发明人： 培·何·安德鲁·西伊 , 居尔坎瓦尔·辛格·萨霍塔 , 博·松 , 加里·约翰·巴兰坦 , 威廉·罗纳德·潘顿 , 崔策永
CPC分类号： H04L27/0008 , H03C3/0916 , H03C3/0975 , H03C5/00 , H03F1/3241 , H03F1/3252 , H04B1/0483 , H04B2001/0425 , H04L27/361 , H04L27/362
摘要： 本发明描述支持多个调制模式和/或多个频带的发射器。发射器可执行大信号极化调制、小信号极化调制和/或正交调制，其可支持不同的调制方案和系统。电路块可由不同的调制模式共享以降低成本和功率。举例来说，单个调制器(160)和单个功率放大器(170)可用于小信号极化调制和正交调制。所述发射器可应用预失真(124、142)以改善性能、允许功率放大器支持多个频带、允许所述功率放大器在较高输出功率电平下操作等等。由于所述功率放大器的非线性引起的包络和相位失真可针对不同的输入电平和不同的频带而特征化且存储在所述发射器处。此后，包络和相位信号可基于所述所存储的特征化而经预失真以补偿所述功率放大器的非线性。
-
公开(公告)号：CN1836370A
公开(公告)日：2006-09-20
申请号：CN200480023408.5
申请日：2004-07-22
申请人： 松下电器产业株式会社
CPC分类号： H03C3/0991 , H03C3/0916 , H03C3/0925 , H03C3/0941 , H03C3/095 , H03C3/0958 , H03C3/0966 , H03L7/099 , H03L7/197 , H03L2207/06
摘要： 本发明提供一种具有良好调制精度的低成本宽带调制PLL。关于具有VCO(21)、分频器(22)、相位比较器(23)、电荷泵(24)和环路滤波器(25)的PLL，控制VCO(21)和分频器(22)的分频比以执行调制。VCO(21)具有用于PLL和用于调制的两个控制端子，且控制信号产生部件(28)基于相位调制数据和用于PLL的控制端子的输入电压Vt1产生VCO(21)的控制电压Vtm。在调整调制系数时，控制输入到VCO(21)的用于调制的控制端子的控制电压Vtm，并且测量输入电压Vt1，计算对应于Vtm的VCO(21)的频率的调制灵敏度，并且基于所得调制灵敏度调整相位调制数据的调制系数。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.014 秒)
