-
公开(公告)号:CN113228322B
公开(公告)日:2024-09-06
申请号:CN202080007813.7
申请日:2020-01-28
申请人: 国际商业机器公司
IPC分类号: H10B63/00 , H10N70/20 , H01L27/088 , H01L21/28
摘要: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部,其中,垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极,以及在顶部源极/漏极上的底部电极层,其中,底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。
-
公开(公告)号:CN112582406B
公开(公告)日:2024-09-06
申请号:CN202011052637.7
申请日:2020-09-29
申请人: 台湾积体电路制造股份有限公司
发明人: 荷尔本·朵尔伯斯 , 马库斯·约翰内斯·亨里克斯·凡·达尔
IPC分类号: H01L27/088 , H01L27/092
摘要: 一种半导体器件包括:衬底;主电路,设置在衬底的正面上方;以及背面功率输送电路,设置在衬底的背面上方。背面功率输送电路包括:第一主电源布线,用于提供第一电压;第二主电源布线,用于提供第二电压;第一局部电源布线;以及第一开关,连接至第一主电源布线和第一局部电源布线。第一主电源布线、第二主电源布线、以及第一局部电源布线埋至设置在衬底的背面上方的第一背面绝缘层中。第一局部电源布线通过穿过衬底的第一贯穿硅通孔(TSV)连接至主电路,用以提供第一电压。
-
公开(公告)号:CN118575282A
公开(公告)日:2024-08-30
申请号:CN202380017879.8
申请日:2023-01-27
申请人: 株式会社半导体能源研究所
IPC分类号: H01L29/786 , H01L21/28 , H01L21/336 , H01L21/768 , H01L21/822 , H01L21/8234 , H01L23/522 , H01L27/04 , H01L27/088 , H01L29/41 , H01L29/417 , H01L29/788 , H01L29/792 , H10B12/00 , H10B41/70
摘要: 提供一种能够实现微型化或高集成化的半导体装置。第一晶体管至第二晶体管共同包括第一绝缘体上的第一金属氧化物及第一金属氧化物上的第一导电体,第一晶体管包括第一金属氧化物上的第二导电体及第二绝缘体以及第二绝缘体上的第三导电体,第二晶体管包括第一金属氧化物上的第四导电体及第三绝缘体以及第三绝缘体上的第五导电体,第一绝缘体的侧面包括与第四导电体接触的部分,第四导电体的端部包括位于第一绝缘体的端部的外侧的部分,第二绝缘体位于第一导电体与第二导电体之间,金属氧化物与第三导电体隔着第二绝缘体重叠,第三绝缘体位于第一导电体与第四导电体之间,并且金属氧化物与第五导电体隔着第三绝缘体重叠。
-
公开(公告)号:CN118553767A
公开(公告)日:2024-08-27
申请号:CN202410602715.8
申请日:2024-05-15
申请人: 杭州云镓半导体科技有限公司
IPC分类号: H01L29/40 , H01L29/06 , H01L27/088 , H01L21/77
摘要: 本发明涉及半导体技术领域,特别涉及一种氮化镓双向开关器件及其制备方法。一种氮化镓双向开关器件通过第一二极管结构、第二二极管结构将金属场板结构与第一源极和第二源极相连,当第一源极接高电位或者第二源极接高电位时,通过第一二极管结构和第二二极管结构的截止或者导通,使得金属场板结构可以相对应的与第二源极或者第一源极相连接,使得金属场板结构具有电压跟随的功能,实现上述第一源极和第二源极共用金属场板结构,满足不同情况下对氮化镓双向开关器件的漂移区电场的调制,提高了氮化镓双向开关器件的灵活性和适应性。并且通过共用金属场板结构,有效降低金属场板结构的面积,从而降低寄生电容和功耗,提升性能。
-
公开(公告)号:CN118553753A
公开(公告)日:2024-08-27
申请号:CN202410196150.8
申请日:2024-02-22
申请人: 三星电子株式会社
IPC分类号: H01L27/146 , H01L27/088 , H04N25/79 , H04N25/76
摘要: 一种图像传感器包括:第一芯片,包括包含多个像素的像素阵列;以及第二芯片,包括配置为驱动像素阵列并处理从像素阵列输出的像素信号的外围电路,其中第一芯片和第二芯片堆叠,外围电路用多个场效应晶体管(FET)来实现,所述多个FET中的每个的至少一个沟道结构全部在同一方向上延伸。
-
公开(公告)号:CN118538731A
公开(公告)日:2024-08-23
申请号:CN202410184107.X
申请日:2024-02-19
申请人: 三星电子株式会社
IPC分类号: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
摘要: 提供了3D堆叠的场效应晶体管(3DSFET)器件、半导体器件及其制造方法,该3DSFET器件包括:第一源极/漏极区;第二源极/漏极区,在第一源极/漏极区上方,具有比第一源极/漏极区小的宽度,第二源极/漏极区通过第一隔离结构与第一源极/漏极区隔离;在第一源极/漏极区上的第一接触插塞;在第二源极/漏极区上的第二接触插塞;以及第二隔离结构,在第一接触插塞与第二接触插塞之间,将第二接触插塞与第一接触插塞隔离,其中第二隔离结构与第一隔离结构不同且分离。
-
公开(公告)号:CN112490193B
公开(公告)日:2024-08-20
申请号:CN201910866359.X
申请日:2019-09-12
发明人: 王楠
IPC分类号: H10B10/00 , H01L21/8234 , H01L27/088 , H01L29/10
摘要: 本发明提供一种半导体器件及其形成方法,其形成方法包括:提供衬底,衬底包括若干器件区单元;在衬底上形成若干分立排布的鳍部;去除器件区单元两侧的鳍部的部分厚度。本发明通过刻蚀去除器件区单元两侧的鳍部的部分厚度,使得器件区单元两侧的鳍部具有较小的高度,这样后续形成伪栅结构的时候,一方面便于相邻器件区单元之间的伪栅结构的切割,另外一方面去除伪栅结构形成金属栅极结构时,不仅不易造成伪栅结构的残留,而且便于在相邻器件区单元两侧的鳍部上形成质量好的功函数层,从而提高形成的半导体器件的质量。
-
公开(公告)号:CN118510273A
公开(公告)日:2024-08-16
申请号:CN202410628175.0
申请日:2024-05-21
申请人: 上海朗矽科技有限公司
IPC分类号: H10B20/25 , H01L29/51 , H01L21/8234 , H01L27/088
摘要: 本公开提供了一种OTP器件结构及其制备方法、OTP存储器及其操作方法。一种OTP器件结构,包括:衬底;形成在所述衬底上的编程区域和读取区域,所述编程区域和所述读取区域并列;所述编程区域包括第一栅极;所述读取区域为MOS管结构,包括第二栅极;在所述编程区域中所述第一栅极与所述第二栅极之间通过介质层隔离。本公开的积极进步效果在于:通过将OTP器件结构的编程区域的第一栅极与读取区域中MOS管结构第二栅极之间的介质层取代传统的反熔丝结构,能够实现在编程具有较高的可靠性,而在读出电流时,具有较大的读出电流。
-
公开(公告)号:CN112018110B
公开(公告)日:2024-08-16
申请号:CN202010449839.9
申请日:2020-05-25
申请人: 三星电子株式会社
IPC分类号: H01L27/088 , H01L29/06 , H01L21/8234
摘要: 提供了一种包括栅极结构和分隔结构的半导体器件。所述半导体器件包括:第一有源区和第二有源区;绝缘层,位于第一有源区与第二有源区之间;第一栅极结构,位于第一有源区和绝缘层上,第一栅极结构在绝缘层上具有第一端部;第二栅极结构,位于第二有源区和绝缘层上,第二栅极结构具有在第一方向上面对第一端部的第二端部,第二端部位于绝缘层上;以及分隔结构,位于第一端部与第二端部之间并且延伸到绝缘层中。分隔结构包括下部、中间部分和上部,中间部分在第一方向上的最大宽度大于下部在第一方向上的最大宽度,并且中间部分在第一方向上的最大宽度大于上部在第一方向上的最大宽度。
-
公开(公告)号:CN118486692A
公开(公告)日:2024-08-13
申请号:CN202410633700.8
申请日:2024-05-21
申请人: 深圳市鹏芯微集成电路制造有限公司
发明人: 请求不公布姓名
IPC分类号: H01L27/088 , H01L29/06 , H01L29/10 , H01L21/8234
摘要: 本发明公开了一种半导体结构及半导体结构形成方法,涉及半导体技术领域。半导体结构包括衬底、形成于衬底上方的多个鳍结构以及形成于相邻鳍结构之间的隔离层,暴露于隔离层上方的鳍结构具有多种高度,隔离层的上表面为共平面。本发明通过在具有多重高度鳍结构的半导体结构中设置顶面为共平面的隔离层,使得在鳍式场效应晶体管制程中的虚设栅极结构刻蚀深度统一,避免了对部分隔离层的刻蚀而引起的鳍结构偏差,从而提高了鳍式场效应晶体管的可靠性。
-
-
-
-
-
-
-
-
-