-
-
公开(公告)号：CN118611669B
公开(公告)日：2024-11-12
申请号：CN202411082638.4
申请日：2024-08-08
申请人： 杭州惠更斯科技有限公司
发明人： 夏杰
摘要： 本发明公开了一种信号处理装置，涉及信号处理领域，装置中设置有AD模拟采集模块、数字处理模块及DA模拟输出模块，其中，AD模拟采集模块能够将采集到的微伏级输入信号转换为对应的数字信号，数字处理模块则会对数字信号进行相应的放大处理和滤波处理，最后，DA模拟输出模块会将放大及滤波后的数字信号转换为相应的模拟波形信号，并将其传输至所述示波器，本方案通过AD模拟采集模块将采集到的微伏级输入信号转换为对应的数字信号，因为数字信号能够基于控制进行任意倍数的放大，所以使本方案在不加入前置模拟信号放大器的基础上能够灵活性的放大微伏级输入信号，更利于实际的使用。
-
公开(公告)号：CN118649349B
公开(公告)日：2024-11-08
申请号：CN202411132283.5
申请日：2024-08-19
申请人： 杭州暖芯迦电子科技有限公司
摘要： 本发明涉及一种刺激驱动器及刺激芯片，所述刺激驱动器包括电流源、电流阱、第一开关、第二开关、第三开关、第四开关及电极，所述第一开关与所述电流源及所述第三开关的串联电路并联，所述第二开关与所述第四开关及所述电流阱的串联电路并联。本发明实施例的刺激驱动器能够使负载上的电压达到满摆幅。
-
公开(公告)号：CN115685811B
公开(公告)日：2024-11-08
申请号：CN202211189148.5
申请日：2022-09-28
申请人： 苏州精智达智能装备技术有限公司
IPC分类号： G05B19/042 , H03M1/66 , G06F1/02
摘要： 本发明公开了一种可生成极性信号波形的信号生成器结构和指令系统，属于信号生成器技术领域。包括上位机接口、主处理器、通道处理器、MUX单元、DRV缓冲单元和极性电压信号发生器，所述上位机接口与主处理器连接，所述主处理器与若干通道处理器连接，所述通道处理器与MUX单元连接，所述MUX单元与DRV缓冲单元连接，所述极性电压信号发生器与主处理器连接，所述极性电压信号发生器还与MUX单元连接本发明与传统的指令系统相比，每条指令的数据结构由5个Word压缩到了1个Word，最大限度地利用了FPGA内部存储器的18bit位宽，大大提升了FPGA内部的指令容量，使得在原来的硬件架构下可以实现更多的图形生成指令，满足更复杂的输出波形要求，减小了成本。
-
公开(公告)号：CN114157274B
公开(公告)日：2024-11-05
申请号：CN202111300409.1
申请日：2021-11-04
申请人： 西安空间无线电技术研究所
摘要： 一种灵活捷变的高准确度载波生成系统及方法，包括：根据采样频率和载波频率确定载波生成控制参数，将控制参数置入数字载波生成模块生成并行的数字中频载波信号，将并行数字中频信号通过高速DA转换为模拟射频载波信号并输出。本发明生成的射频载波具有更小的相位抖动和带内杂散，并可实现更快响应时间和更大动态范围的载波频率调整，集成化、软件化程度更高。
-
公开(公告)号：CN118838574A
公开(公告)日：2024-10-25
申请号：CN202410875796.9
申请日：2024-07-02
申请人： 中国科学院高能物理研究所 , 济南中科核技术研究院
IPC分类号： G06F7/58 , H03K3/84 , H03M1/12 , H03M1/66 , G05B19/042
摘要： 本发明公开了一种基于FPGA的实时模拟核信号发生器，其特征在于，包括数字板卡和模拟板卡；所述数字板卡包括FPGA和时钟模块；所述模拟板卡包括第一DAC、第二DAC、单端转差分器、ADC和两运算放大器；所述时钟模块为FPGA提供时钟信号；所述FPGA用于根据接收的指令进行参数配置，以及根据配置的参数生成数字核信号并传输至第一DAC、第二DAC；所述第一DAC将数字核信号转换为模拟信号后通过运算放大器放大后输出；所述第二DAC将数字核信号转换为模拟信号后通过运算放大器放大后输出；所述单端转差分器用于对外部输入的核信号转换为差分信号发送给ADC；所述ADC用于将差分信号转换为单端信号传输给FPGA。
-
公开(公告)号：CN110299917B
公开(公告)日：2024-10-25
申请号：CN201910528139.6
申请日：2015-09-23
申请人： 意法半导体股份有限公司
发明人： C·布尔焦
摘要： 本发明涉及操作数模处理链路的方法、对应的设备和装置。根据数字输入信号产生模拟输出信号的信号处理链路通过生成用于模拟输出信号的第一标记信号以及用于数字输入信号的一个或多个第二标记信号来操作，其中每个标记信号呈现第一电平和第二电平，并且每个标记信号在生成标记所根据的信号具有在特定幅度窗口内的值时被设置成所述第一电平。可以计算用于模拟输出信号的第一标记信号与用于数字输入信号的第二标记信号彼此匹配的量，用于例如在发出指示操作受损的警报标记中的可能的使用。还可以在操作期间计算信号处理链路的一个或多个操作参数的估计。
-
公开(公告)号：CN118821406A
公开(公告)日：2024-10-22
申请号：CN202410784454.6
申请日：2024-06-18
申请人： 电子科技大学
摘要： 本发明公开了一种基于FPGA中IP核的波峰因素可调高斯噪声实时模拟装置，在现有高斯白噪声的基础上，根据最大波峰因素确定所需位宽为Q′的M1路均匀随机数，在标准高斯噪声产生模块中，利用Box‑Muller变换将均匀随机数转为标准高斯白噪声，在波峰因素调制模块进行限幅处理，得到指定波峰因素的高斯噪声，在滤波模块中对指定波峰因素的高斯噪声进行滤波，在选择模块中选择滤波前或后高斯噪声作为最终的噪声信号yi_Final进行调制，在信号调制模块中，对最终的噪声信号yi_Final进行归一化并调制，实现任意信噪比的信号输出，最后送入给DAC，得到M路噪声调制后信号的模拟信号，完成高斯噪声模拟。本发明可以通过指定的波峰因数CFp调整高斯噪声的波峰因素，从而实现波峰因素的可调。
-
公开(公告)号：CN118795016A
公开(公告)日：2024-10-18
申请号：CN202410769992.8
申请日：2024-06-14
申请人： 上海裕达实业有限公司
摘要： 本发明提供了一种提高残余气体分析仪检测灵敏度和信噪比的装置与方法，其中，该装置包括：前置放大单元，用于对微弱电流信号进行转换与放大；信号甄别单元，用于对前级放大的信号进行甄别比较并转换成脉冲信号；甄别电压设置单元，用于设置并产生信号甄别单元需要的甄别电压；脉冲信号计数单元，用于对甄别后的信号脉冲计数。本发明所提供的装置可降低信号噪声，提高残余气体分析仪的检测灵敏度和信噪比，提升仪器的整体性能。
-
公开(公告)号：CN118646419A
公开(公告)日：2024-09-13
申请号：CN202410511621.X
申请日：2024-04-26
申请人： 中国电子科技集团公司信息科学研究院 , 电子科技大学
摘要： 本发明提供一种MEMS驱动电路及驱动方法、集成方法，MEMS驱动电路包括DAC模块、多路复用单元、采样保持放大器阵列、高压驱动放大器阵列、基准电压源和SPI模块；DAC模块用于将给定的数字信号转化为模拟电压信号；多路复用单元与所述DAC模块连接；采样保持放大器阵列的输入端与DAC模块的输出端连接；高压驱动放大器阵列的输入端与所述采样保持放大器阵列的输出端连接；高压驱动放大器阵列的输出端与MEMS阵列一一连接；SPI模块与所述DAC模块连接，用于将片外控制信号传输到片内进行电压值与时序控制。本发明的一个技术效果在于，大大减少驱动电路与MEMS阵列的走线长度，能够实现对整个MEMS阵列的精确控制。
-
-
-
-
-
-
-
-
-
搜索结果
2693 条记录 (耗时 0.023 秒)
