利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.012 秒)

    Dynamische Speicherzelle mit zwei komplementären bipolaren Transistoren
    11.
    发明公开
    Dynamische Speicherzelle mit zwei komplementären bipolaren Transistoren 失效
    用两个互补的双极型晶体管的动态存储单元中。

    公开(公告)号：EP0027565A2

    公开(公告)日：1981-04-29

    申请号：EP80105790.2

    申请日：1980-09-25

    申请人： International Business Machines Corporation

    发明人： El-Kareh, Badih

    IPC分类号： G11C11/24 ,  H01L27/10 ,  H01L21/76

    CPC分类号： H01L27/1023 ,  G11C11/404 ,  H01L21/743 ,  H01L21/763 ,  H01L27/0233 ,  Y10S148/014 ,  Y10S148/05 ,  Y10S148/085

    摘要： Es wird eine verbesserte dynamisch betriebene Speicherzelle aus zwei komplementären bipolaren Transistoren (30, 31) zum Aufbau eines hochintegrierten Halbleiterspeichers beschrieben, dessen Speicherzellen (18) im Kreuzungspunkt von Wort- und Bitleitungen liegen. Jede der Speicherzellen ist von jeder anderen innerhalb des Speichers durch miteinander verbundene Gräben (34) isoliert. Die Wände der Gräben (34) sind mit einer Oxidschicht (25) überzogen und mit Silicium-material (14) aufgefüllt, das mit dem darunterliegenden Substrat (11) verschmolzen ist.

    摘要翻译： 它是由一个高度集成的半导体存储器，其存储单元（18）位于在字线和位线的交叉点的构造描述的两个互补的双极型晶体管（30，31）的一种改进的动态操作的存储单元。 存储单元的每一个都彼此相互连接的沟槽（34）的存储器内的隔离。 沟槽（34）用涂有硅材料（14）的氧化层（25）的壁填充，其稠合到下面的衬底（11）。

    Electrostatic discharge protection device
    12.
    发明公开
    Electrostatic discharge protection device 失效
    Elektrostatische Entladungsschutzvorrichtung

    公开(公告)号：EP0838857A3

    公开(公告)日：2000-08-02

    申请号：EP97307763.9

    申请日：1997-10-02

    申请人： International Business Machines Corporation ,  KABUSHIKI KAISHA TOSHIBA

    发明人： El-Kareh, Badih ,  Ryan, James Gardner ,  Tanimoto, Hiroyoshi

    IPC分类号： H01L27/02

    CPC分类号： H01L27/0255 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An electrostatic discharge protection device and method decreases the latch-up susceptibility of an ESD structure by suppressing the injection of minority carriers that cause transistor action to occur. This is accomplished, for example, by using a metal contact to the n-substrate or n-well in place of or in parallel with the prior art p-diffusion. Using such metal contact forms a Schottky Barrier Diode (SBD) with the ESD structure. Since the SBD is a majority-carrier device, negligible minority carriers are injected when the SBD is in forward bias, thereby reducing the likelihood of latch-up.

    摘要翻译： 静电放电保护装置和方法通过抑制导致晶体管作用发生的少数载流子的注入来降低ESD结构的闭锁敏感性。 这是通过例如通过使用与n衬底或n阱的金属接触来代替或与现有技术的p-扩散并联来实现的。 使用这种金属接触形成具有ESD结构的肖特基势垒二极管（SBD）。 由于SBD是多数载波器件，当SBD处于正向偏置时，可以忽略少数载流子，从而降低闩锁的可能性。

    Low voltage programmable storage element
    13.
    发明公开
    Low voltage programmable storage element 失效
    低电压可编程存储元件

    公开(公告)号：EP0511560A3

    公开(公告)日：1994-02-23

    申请号：EP92106611.4

    申请日：1992-04-16

    申请人： International Business Machines Corporation

    发明人： Abadeer, Wagdi William ,  El-Kareh, Badih ,  Ellis, Wayne Frederick ,  Galbi, Duane Elmer ,  Hiltebeitel, Nathan Rafael ,  Tonti, William Robert ,  Watts, Josef Samuel

    IPC分类号： G11C17/14 ,  G11C17/16

    CPC分类号： G11C29/785 ,  G11C17/14 ,  G11C17/16

    摘要： A programmable storage element for redundancy-programming includes a programmable antifuse circuit which includes a plurality of first resistors (F1a, F1b, F1c) and a switching circuit (Q Fa , Q Fb , Q Fc , Q Fd ) for coupling the first resistors in series in response to a plurality of first control signals (Ta, Tb, Tc, Td) and for coupling the first resistors in parallel in response to a plurality of second control signals to permit programming of the first resistors, and a sensing circuit for determining whether or not the first resistors have been programmed. The state of the first resistors is determined by comparing a first voltage drop across the first resistors with a second voltage drop across a second resistor. Each of the first resistors is an unsilicided polysilicon conductor which has an irreversible resistance decrease when a predetermined threshold current is applied for a minimum period of time.

    摘要翻译： 用于冗余编程的可编程存储元件包括可编程反熔丝电路，其包括多个第一电阻器（F1a，F1b，F1c）以及用于响应于第一电阻器串联耦合第一电阻器的开关电路（QFa，QFb，QFc，QFd） 多个第一控制信号（Ta，Tb，Tc，Td），并响应于多个第二控制信号并联耦合第一电阻器以允许对第一电阻器进行编程;以及感测电路，用于确定 第一个电阻已经编程。 通过比较第一电阻器上的第一电压降与第二电阻器上的第二电压降来确定第一电阻器的状态。 每个第一电阻器是非硅化多晶硅导体，当预定的阈值电流被施加最小时间段时，其具有不可逆的电阻降低。

    Method of making a contact to a trench isolated device
    15.
    发明公开
    Method of making a contact to a trench isolated device 失效
    形成由沟槽元件接触的分离的方法。

    公开(公告)号：EP0238836A2

    公开(公告)日：1987-09-30

    申请号：EP87102194.5

    申请日：1987-02-17

    申请人： International Business Machines Corporation

    发明人： El-Kareh, Badih ,  Garnache, Richard Raymond ,  Ghatalia, Ashwin Kantilal

    IPC分类号： H01L21/31 ,  H01L21/76 ,  H01L27/10 ,  H01L21/312

    CPC分类号： H01L21/76237 ,  H01L21/743

    摘要： A method is provided for making a semiconductor structure which includes the steps of forming in a semiconductor body a P/N junction and a first opening (50, 54) in a first insulating layer (42) disposed on the surface of the semi­conductor body. A trench (22) is then formed in the semicon­ductor body having a sidewall located along a given plane through the opening and through the P/N junction. A second layer of insulation (56) is formed within the opening and on the sidewall of the trench. An insulating material (24) is disposed within the trench (22) and over the second insulat­ing layer (56) in the opening and a block (62) or segment of material is located over the trench (22) so as to extend a given distance from the trench over the upper surface of the body. The insulating material (24) and the block (62) are then etched so as to remove the block and the insulating material along the sides of the block. The exposed portions of the second insulating layer (56) are now etched to form a second opening therein within the first opening (50, 54) in the first insulating layer (42). A layer (64) of low viscosity material, such as a photoresist, is formed over the semicon­ductor body so as to cover the remaining portion of the insulating material (24), the layer (64) of low viscosity material and the insulating material (24) having similar etch rates. The layer (64) of low viscosity material and the insulating material (24) are then simultaneously etched directionally, e.g., by a reactive ion etching process (RIE), until all of the layer (64) of low viscosity material is removed to at least the surface of the second insulating layer (56) at the trench (22). Any suitable wet etchant may then be used, if desired, to remove any remaining low viscosity material disposed within the second opening in the second insulating layer. Metallic contacts (W T , W B , B O ) may now be formed, e.g., by evaporation, on the surface of the semiconductor body within the second opening in the second insulating layer without the concern that the metallic material will seep or enter into the trench causing a short at the P/N junction.
    In a preferred embodiment of the invention, the insulating material (24) is polyimide and the block (62) of material, as well as the layer (64) of low viscosity material, is made of photoresist.

    摘要翻译： 提供了一种用于制造半导体结构，其包括在半导体本体中形成设置在所述半导体主体的表面上的P / N结，并在第一绝缘层（42）的第一开口（50，54）的步骤的方法。 沟槽（22）然后，在具有通过所述开口，并通过P / N结沿给定平面位于一个侧壁的半导体本体形成。 绝缘（56）的第二层在所述开口内并且在所述沟槽的侧壁形成。 绝缘材料（24）被所述沟槽（22）内设置与在开口中的第二绝缘层（56）和块（62）或材料的段超过位于所述沟槽（22），从而延长给定 从沟槽在所述主体的上表面的距离。 然后，将绝缘材料（24）和所述块（62）被蚀刻，从而去除块和沿着块的侧面的绝缘材料。 在第二绝缘层（56）的暴露部分被蚀刻现在以在其中形成第一绝缘层（42）在第一开口（50，54）内的第二开口。 低粘度材料，颜色的层（64）：如光致抗蚀剂，在半导体本体形成为覆盖绝缘材料（24）的剩余部分，低粘度材料的层（64）和绝缘材料（ 24）具有类似的蚀刻速率。 低粘度材料的层（64）和绝缘材料（24）然后同时定向蚀刻，例如通过反应离子蚀刻工艺（RIE），直到所有的低粘度材料的层（64）的被去除，以在 在沟槽（22）在第二绝缘层（56）的至少表面上。 任何适合的湿法蚀刻剂然后可用于，如果需要清除，以除去第二绝缘层中的第二开口内设置任何剩余的低粘度材料。 金属接触（WT，WB，BO）现在可以形成的，例如，通过蒸发，在半导体本体的表面上的第二绝缘层中的第二开口，而不关心内并在金属材料将渗入或进入沟槽曹景伟 短在P / N结。 ... 在本发明的一个优选实施方案中，绝缘材料（24）是聚酰亚胺和材料块（62），以及低粘度材料的层（64），由光致抗蚀剂。

    Dynamische bipolare Speicherzelle
    19.
    发明公开
    Dynamische bipolare Speicherzelle 失效
    Dynamische bipolare Speicherzelle。

    公开(公告)号：EP0003030A2

    公开(公告)日：1979-07-25

    申请号：EP78101635.7

    申请日：1978-12-09

    申请人： International Business Machines Corporation

    发明人： El-Kareh, Badih ,  Gersbach, Edwin John ,  Houghton, James Russell

    IPC分类号： G11C11/24 ,  G11C11/34 ,  H01L27/06

    CPC分类号： G11C11/403 ,  G11C11/39 ,  H01L27/0777 ,  H01L27/1023

    摘要： Es wird eine dynamische bipolare Speicherzelle angegeben, die aus zwei komplementären, jeweils zwischen Basis und Kollektor verbundenen Transistoren besteht und, wobei der PNP-Transistor als Lesetransistor und der NPN-Transistor als Schreibtransistor dient und wobei die Speicherung zwischen der Basis des Lesetransistors und dem Kollektor der Schreibtransistors liegt. Der Speicherpunkt ist mit einer ersten Kapazität verbunden, die über der Emitter-Basisstrecke des Lesetransistors liegt, mit einem zweiten Kondensator, der über der Basis-Kollektorstrecke des NPN-Transistors und mit einem dritten Kondensator, der zwischen einem festen Potential und einem gemeinsamen Punkt zwischen Kollektor des Lesetransistors und Basis des Schreibtransistors liegt.

    摘要翻译： 这描述了一种特别用作随机存取存储器单元的新颖的双极动力单元。 在所述单元中，PNP晶体管驱动NPN晶体管，使得信息存储在PNP晶体管的基极节点处。 通过使用PNP晶体管作为读取晶体管，并且NPN作为写入晶体管，当以集成形式制造时，该单元利用单元隔离电容来增强存储的信息，而不增加单元中的寄生电容，从而获得0和 1信号比现有技术的电池可以获得。 这个单元格特别适用于存储器阵列。