公开(公告)号：EP2418680A1

公开(公告)日：2012-02-15

申请号：EP10761586.6

申请日：2010-03-23

申请人： Sumitomo Electric Industries, Ltd.

发明人： HARADA, Shin ,  WADA, Keiji ,  HIYOSHI, Toru

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/7395 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

摘要： An IGBT (1), which is capable of reducing on resistance by reducing channel mobility, includes: an n type substrate (11) made of SiC and having a main surface (11A) with an off angle of not less than 50° and not more than 65° relative to a plane orientation of {0001}; a p type reverse breakdown voltage holding layer (13) made of SiC and formed on the main surface (11A) of the substrate (11); an n type well region (14) formed to include a second main surface (13B) of the reverse breakdown voltage holding layer (13); an emitter region (15) formed in the well region (14) to include the second main surface (13B) and including a p type impurity at a concentration higher than that of the reverse breakdown voltage holding layer (13); a gate oxide film (17) formed on the reverse breakdown voltage holding layer (13); and a gate electrode (19) formed on the gate oxide film (17). In a region including an interface between the well region (14) and the gate oxide film (17), a high-concentration nitrogen region (22) is formed to have a nitrogen concentration higher than those of the well region (14) and the gate oxide film (17).

摘要翻译： 通过降低沟道迁移率能够降低导通电阻的IGBT（1）包括：由SiC制成的n型衬底（11），具有不小于50°的偏角的主表面（11A） 相对于{0001}的平面取向大于65°; 形成在基板（11）的主表面（11A）上的由SiC制成的p型反向击穿电压保持层（13）; 形成为包括反向击穿电压保持层（13）的第二主表面（13B）的n型阱区域（14）。 形成在所述阱区域（14）中以包括所述第二主表面（13B）并且包括浓度高于所述反向击穿电压保持层（13）的p型杂质的发射极区域（15）。 形成在所述反向击穿电压保持层（13）上的栅极氧化膜（17）; 和形成在栅氧化膜（17）上的栅电极（19）。 在包括阱区（14）和栅极氧化膜（17）之间的界面的区域中，形成氮浓度高于阱区（14）的高浓度氮区（22），并且 栅氧化膜（17）。

公开(公告)号：EP2763180B1

公开(公告)日：2020-05-27

申请号：EP12835289.5

申请日：2012-08-03

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  MASUDA, Takeyoshi ,  HIYOSHI, Toru

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/36

公开(公告)号：EP2584595B1

公开(公告)日：2016-05-04

申请号：EP11795442.0

申请日：2011-02-25

申请人： Sumitomo Electric Industries, Ltd.

发明人： ITOH, Satomi ,  SHIOMI, Hiromu ,  NAMIKAWA, Yasuo ,  WADA, Keiji ,  SHIMAZU, Mitsuru ,  HIYOSHI, Toru

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/16

CPC分类号： H01L21/02057 ,  H01L21/02236 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

摘要： There is provided a method for manufacturing a SiC semiconductor device achieving improved performance. The method for manufacturing the SiC semiconductor device includes the following steps. That is, a SiC semiconductor is prepared which has a first surface having at least a portion into which impurities are implanted (S1-S3). By cleaning the first surface of the SiC semiconductor, a second surface is formed (S4). On the second surface, a Si-containing film is formed (S5). By oxidizing the Si-containing film, an oxide film constituting the SiC semiconductor device is formed (S6).

公开(公告)号：EP2947694A1

公开(公告)日：2015-11-25

申请号：EP13872032.1

申请日：2013-11-27

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  WADA, Keiji

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC分类号： H01L29/1608 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0688 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7811 ,  H01L29/7813

摘要： First and second ranges (RA, RB) of a silicon carbide film (90) have an interface (IF). The first range (RA) includes: a first breakdown voltage holding layer (81 A) having a first conductivity type; and an outer edge embedded region (TB) provided at an interface (IF) in the outer edge portion (PT) and having a second conductivity type. The second range (RB) includes a second breakdown voltage holding layer (81B) having the first conductivity type. A semiconductor element (EL) is formed in the second range (RB). The first range (RA) includes: a central section (CC) facing the semiconductor element (EL) in the central portion (PC) in a thickness direction; and an outer edge section (CT) facing the semiconductor element (EL) in the outer edge portion (PT) in the thickness direction. At the interface (IF), the outer edge section (CT) includes a portion having an impurity concentration different from the impurity concentration of the central section (CC).

摘要翻译： 碳化硅膜（90）的第一和第二范围（RA，RB）具有界面（IF）。 第一范围（RA）包括：具有第一导电类型的第一击穿电压保持层（81A） 以及设置在外边缘部分（PT）中的界面（IF）处且具有第二导电类型的外边缘嵌入区域（TB）。 第二范围（RB）包括具有第一导电类型的第二击穿电压保持层（81B）。 在第二范围（RB）中形成半导体元件（EL）。 第一范围（RA）包括：沿厚度方向在中央部分（PC）中面对半导体元件（EL）的中央部分（CC） 以及在厚度方向上在外边缘部分（PT）中面向半导体元件（EL）的外边缘部分（CT）。 在界面（IF）处，外边缘部分（CT）包括具有与中心部分（CC）的杂质浓度不同的杂质浓度的部分。

公开(公告)号：EP2947690A1

公开(公告)日：2015-11-25

申请号：EP13871443.1

申请日：2013-11-27

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  WADA, Keiji

IPC分类号： H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/0623 ,  H01L21/765 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/872

摘要： A silicon carbide film (90) has first and second main surfaces (P1, P2). The second main surface (P2) has an element formation surface (PE) and a termination surface (PT). The silicon carbide film (90) has a first range (RA) that constitutes a first main surface (P1) and an intermediate surface (PM) opposite to the first main surface (P1), and a second range (RB) that is provided on the intermediate surface (PM) and constitutes the element formation surface (PE). The first range (RA) includes: a first breakdown voltage holding layer (81 A); and a guard ring region (73) partially provided at the intermediate surface (PM) in the termination portion (TM). The second range (RB) has a second breakdown voltage holding layer (81B). The second range (RB) has one of a structure only having the second breakdown voltage holding layer (81B) in the termination portion (TM) and a structure disposed only in the element portion (CL) of the element portion (CL) and the termination portion (TM).

摘要翻译： 碳化硅膜（90）具有第一和第二主表面（P1，P2）。 第二主表面（P2）具有元件形成表面（PE）和终止表面（PT）。 碳化硅膜（90）具有构成第一主表面（P1）的第一范围（RA）和与第一主表面（P1）相对的中间表面（PM），并且第二范围（RB） 在中间表面（PM）上并且构成元件形成表面（PE）。 第一范围（RA）包括：第一击穿电压保持层（81A）;第二击穿电压保持层 以及部分地设置在终端部分（TM）中的中间表面（PM）处的保护环区域（73）。 第二范围（RB）具有第二击穿电压保持层（81B）。 第二范围（RB）具有仅在终端部分（TM）中具有第二击穿电压保持层（81B）的结构和仅在元件部分（CL）的元件部分（CL）中设置的结构和 终止部分（TM）。

公开(公告)号：EP2927962A1

公开(公告)日：2015-10-07

申请号：EP13859209.2

申请日：2013-10-21

申请人： Sumitomo Electric Industries, Ltd.

发明人： HIYOSHI, Toru ,  WADA, Keiji

IPC分类号： H01L29/47 ,  H01L29/06 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L21/0485 ,  H01L21/0495 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66143

摘要： A first main surface (P1) of a silicon carbide substrate (10) has a flat surface (FT) located in an element portion (CL) and a side wall surface (ST) located in a termination portion (TM). The silicon carbide substrate (10) has an impurity layer (11) having a portion located at each of the flat surface (FT) of the first main surface (P1) and a second main surface (P2). On the flat surface (FT), a Schottky electrode (31) is in contact with the impurity layer (11). On the second main surface (P2), a counter electrode (42) is in contact with the impurity layer (11). An insulating film (21) covers the side wall surface (ST). The side wall surface (ST) is inclined by not less than 50° and not more than 80° relative to a {000-1} plane. This suppresses the leakage current of a silicon carbide semiconductor device (101).

摘要翻译： 碳化硅衬底（10）的第一主表面（P1）具有位于元件部分（CL）中的平坦表面（FT）和位于终端部分（TM）中的侧壁表面（ST）。 碳化硅衬底（10）具有杂质层（11），该杂质层具有位于第一主表面（P1）和第二主表面（P2）的每个平坦表面（FT）处的部分。 在平坦表面（FT）上，肖特基电极（31）与杂质层（11）接触。 在第二主表面（P2）上，对电极（42）与杂质层（11）接触。 绝缘膜（21）覆盖侧壁面（ST）。 侧壁表面（ST）相对于{000-1}平面倾斜不小于50°且不大于80°。 这抑制了碳化硅半导体器件（101）的漏电流。

公开(公告)号：EP2804216A1

公开(公告)日：2014-11-19

申请号：EP12864778.1

申请日：2012-11-29

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  WADA, Keiji ,  HIYOSHI, Toru

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7827 ,  H01L21/0485 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7813

摘要： A MOSFET (1) includes: a substrate (10) made of silicon carbide and having a first trench (17) formed therein, the first trench (17) opening on a side of one main surface (10A); a gate insulating film (20); and a gate electrode (30). The substrate (10) includes an n type source region (15) including the main surface (10A) of the substrate (10) and a wall surface (17A) of the first trench (17), a p type body region (14) making contact with the source region (15) and including the wall surface (17A) of the first trench (17), an n type drift region (13) making contact with the body region (14) and including the wall surface (17A) of the first trench (17), and a p type deep region (16) making contact with the body region (14) and extending to a region deeper than the first trench (17). The first trench (17) is formed such that a distance between the wall surface (17A) and the deep region (16) increases with increasing distance from the main surface (10A) of the substrate (10).

摘要翻译： 一种MOSFET（1），包括：由碳化硅制成并具有形成在其中的第一沟槽（17）的衬底（10），所述第一沟槽（17）在一个主表面（10A）的一侧上开口; 栅极绝缘膜（20）; 和栅电极（30）。 基板10包括：包括基板10的主表面10A和第一沟槽17的壁表面17A的n型源极区域15， 与所述源极区域接触并且包括所述第一沟槽的所述壁表面的第二沟槽;与所述本体区域接触且包括所述第一沟槽的所述壁表面和所述第二沟槽的所述壁表面的第二沟槽， 第一沟槽17以及与体区14接触并延伸到比第一沟槽17深的区域的p型深区16。 第一沟槽（17）形成为使得壁表面（17A）和深部区域（16）之间的距离随着距衬底（10）的主表面（10A）的距离增加而增加。

公开(公告)号：EP2797117A1

公开(公告)日：2014-10-29

申请号：EP12860644.9

申请日：2012-10-16

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  HIYOSHI, Toru

IPC分类号： H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/66333 ,  H01L21/02529 ,  H01L21/043 ,  H01L21/0455 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66068 ,  H01L29/7393 ,  H01L29/7395

摘要： A silicon carbide substrate (30) includes: an n type drift layer (32) having a first surface (S1) and a second surface (S2) opposite to each other; a p type body region (33) provided in the first surface (S1) of the n type drift layer (32); and an n type emitter region (34) provided on the p type body region (33) and separated from the n type drift layer (32) by the p type body region (33). A gate insulating film (11) is provided on the p type body region (33) so as to connect the n type drift layer (32) and the n type emitter region (34) to each other. A p type Si collector layer (70) is directly provided on the silicon carbide substrate (30) to face the second surface (S2) of the n type drift layer (32).

摘要翻译： 碳化硅衬底（30）包括：具有彼此相对的第一表面（S1）和第二表面（S2）的n型漂移层（32） 设置在n型漂移层（32）的第一表面（S1）中的p型体区（33）; 以及设置在p型体区（33）上并通过p型体区（33）与n型漂移层（32）分离的n型发射极区（34）。 在p型体区（33）上提供栅极绝缘膜（11），以便将n型漂移层（32）和n型发射极区（34）彼此连接。 在碳化硅衬底（30）上直接设置p型Si集电极层（70）以面对n型漂移层（32）的第二表面（S2）。

公开(公告)号：EP2784825A1

公开(公告)日：2014-10-01

申请号：EP12851675.4

申请日：2012-09-26

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  MASUDA, Takeyoshi ,  HIYOSHI, Toru

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

摘要： A MOSFET (1) includes: a substrate (10) provided with a trench (20) having a side wall surface (20A) having an off angle of not less than 50° and not more than 65° relative to a {0001} plane; an oxide film (30); and a gate electrode (40). The substrate (10) includes a source region (14), a body region (13), and a drift region (12) formed to sandwich the body region (13) between the source region (14) and the drift region (12). The source region (14) and the body region (13) are formed by means of ion implantation. The body region (13) has an internal region (13A) sandwiched between the source region (14) and the drift region (12) and having a thickness of 1 µm or smaller in a direction perpendicular to a main surface (10A) thereof. The body region (13) has an impurity concentration of 3 × 10 17 cm -3 or greater.

摘要翻译： 一种MOSFET（1）包括：衬底（10），其设置有沟槽（20），沟槽具有相对于{0001}面具有不小于50°且不大于65°的偏离角的侧壁表面（20A） ; 氧化膜（30）; 和栅电极（40）。 衬底10包括在源极区域14和漂移区域12之间夹着主体区域13而形成的源极区域14，主体区域13和漂移区域12， 。 源区（14）和体区（13）通过离子注入形成。 体区（13）具有夹在源区（14）和漂移区（12）之间的内部区域（13A），并且在垂直于其主表面（10A）的方向上具有1μm或更小的厚度。 体区（13）具有3×10 17 cm -3或更大的杂质浓度。

公开(公告)号：EP2650909A1

公开(公告)日：2013-10-16

申请号：EP11846625.9

申请日：2011-11-07

申请人： Sumitomo Electric Industries, Ltd.

发明人： KUBOTA, Ryosuke ,  WADA, Keiji ,  MASUDA, Takeyoshi ,  SHIOMI, Hiromu

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/7802 ,  H01L21/046 ,  H01L21/268 ,  H01L29/1608 ,  H01L29/66068

摘要： A silicon carbide substrate having a surface is prepared. An impurity region (123 to 125) is formed by implanting ions from the surface into the silicon carbide substrate. Annealing for activating the impurity region is performed. The annealing includes the step of applying first laser light having a first wavelength to the surface of the silicon carbide substrate, and the step of applying second laser light having a second wavelength to the surface of the silicon carbide substrate. The silicon carbide substrate has first and second extinction coefficients at the first and second wavelengths, respectively. A ratio of the first extinction coefficient to the first wavelength is higher than 5 × 10 5 /m. A ratio of the second extinction coefficient to the second wavelength is lower than 5 x10 5 /m. Consequently, damage to the surface of the silicon carbide substrate during laser annealing can be reduced.

摘要翻译： 制备具有表面的碳化硅衬底。 通过将离子从表面注入到碳化硅衬底中形成杂质区（123到125）。 执行用于激活杂质区域的退火。 退火包括将具有第一波长的第一激光施加到碳化硅衬底的表面的步骤以及将具有第二波长的第二激光施加到碳化硅衬底的表面的步骤。 碳化硅衬底分别在第一和第二波长处具有第一和第二消光系数。 第一消光系数与第一波长的比率高于5×105 / m。 第二消光系数与第二波长的比率低于5×10 5 / m。 因此，可以减少激光退火过程中碳化硅衬底表面的损坏。