公开(公告)号：EP2879186A1

公开(公告)日：2015-06-03

申请号：EP13823273.1

申请日：2013-06-11

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  MASUDA, Takeyoshi ,  HIYOSHI, Toru

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC分类号： H01L29/1608 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

摘要： A drift layer (81) forms a first main surface (P1) of a silicon carbide layer (101) and has a first conductivity type. A source region (83) is provided to be spaced apart from the drift layer (81) by a body region (82), forms a second main surface (P2), and has the first conductivity type. A relaxing region (71) is provided within the drift layer (81) and has a distance L d from the first main surface (P1). The relaxing region (71) has a second conductivity type and has an impurity dose amount D rx . The drift layer (81) has an impurity concentration N d between the first main surface (P1) and the relaxing region (71). Relation of D rx > L d •N d is satisfied. Thus, a silicon carbide semiconductor device having a high breakdown voltage is provided.

摘要翻译： 漂移层（81）形成碳化硅层（101）的第一主表面（P1）并且具有第一导电类型。 源区（83）被提供为通过体区（82）与漂移层（81）隔开，形成第二主表面（P2），并且具有第一导电类型。 缓冲区域（71）设置在漂移层（81）内并具有距第一主表面（P1）的距离Ld。 缓和区域（71）具有第二导电类型并且具有杂质剂量量Drx。 漂移层（81）在第一主面（P1）与缓和区域（71）之间具有杂质浓度Nd。 满足Drx> Ld·Nd的关系。 因此，提供了具有高击穿电压的碳化硅半导体器件。

公开(公告)号：EP2811529A1

公开(公告)日：2014-12-10

申请号：EP12867527.9

申请日：2012-12-14

申请人： Sumitomo Electric Industries, Ltd.

发明人： SHIMAZU, Mitsuru ,  HIYOSHI, Toru ,  WADA, Keiji ,  MASUDA, Takeyoshi

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/1608 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

摘要： A silicon carbide semiconductor device (100) includes an insulation film (126), and a silicon carbide layer (109) having a surface covered with the insulation film (126). The surface includes a first region (R1). The first region (R1) has a first plane orientation at least partially. The first plane orientation is any of a (0-33-8) plane, (30-3-8) plane, (-330-8) plane, (03-3-8) plane, (-303-8) plane, and (3-30-8) plane.

摘要翻译： 碳化硅半导体器件（100）包括绝缘膜（126）和具有被绝缘膜（126）覆盖的表面的碳化硅层（109）。 表面包括第一区域（R1）。 第一区域（R1）至少部分地具有第一平面取向。 第一平面取向为（0-33-8）面，（30-3-8）面，（-330-8）面，（03-3-8）面，（-303-8）面 ，（3-30-8）面。

公开(公告)号：EP2800137A1

公开(公告)日：2014-11-05

申请号：EP12863610.7

申请日：2012-10-30

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  MASUDA, Takeyoshi

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/7393 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

摘要： On a single-crystal substrate (20), a drift layer (32) is formed. The drift layer (32) has a first surface (S1) facing the single-crystal substrate (20), and a second surface (S2) opposite to the first surface (S1), is made of silicon carbide, and has first conductivity type. On the second surface (S2) of the drift layer (32), a collector layer (30) made of silicon carbide and having second conductivity type is formed. By removing the single-crystal substrate (20), the first surface (S1) of the drift layer (32) is exposed. A body region (33) and an emitter region (34) are formed. The body region (33) is disposed in the first surface (S1) of the drift layer (32), and has the second conductivity type different from the first conductivity type. The emitter region (34) is disposed on the body region (33), is separated from the drift layer (32) by the body region (33), and has first conductivity type.

摘要翻译： 在单晶衬底（20）上形成漂移层（32）。 漂移层32具有面向单晶衬底20的第一表面S1和与第一表面S1相对的第二表面S2由碳化硅制成，并且具有第一导电类型 。 在漂移层（32）的第二表面（S2）上，形成由碳化硅制成并具有第二导电类型的集电极层（30）。 通过去除单晶衬底（20），露出漂移层（32）的第一表面（S1）。 形成体区（33）和发射极区（34）。 体区（33）设置在漂移层（32）的第一表面（S1）中，并且具有与第一导电类型不同的第二导电类型。 发射极区域（34）配置在主体区域（33）上，通过主体区域（33）与漂移层（32）分离，具有第一导电型。

公开(公告)号：EP2770537A1

公开(公告)日：2014-08-27

申请号：EP12841109.7

申请日：2012-09-12

申请人： Sumitomo Electric Industries, Ltd.

发明人： HIYOSHI, Toru ,  MASUDA, Takeyoshi ,  WADA, Keiji

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7811 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0638 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

摘要： When viewed in a plan view, a termination region (TM) surrounds an element region (CL). A first side of a silicon carbide substrate (SB) is thermally etched to form a side wall (ST) and a bottom surface (BT) in the silicon carbide substrate (SB) at the termination region (TM). The side wall (ST) has a plane orientation of one of {0-33-8} and {0-11-4}. The bottom surface (BT) has a plane orientation of {000-1}. On the side wall (ST) and the bottom surface (BT), an insulating film (8T) is formed. A first electrode (12) is formed on the first side of the silicon carbide substrate (SB) at the element region (CL). A second electrode (14) is formed on a second side of the silicon carbide substrate (SB).

摘要翻译： 当在平面图中观看时，终止区域（TM）围绕元素区域（CL）。 碳化硅衬底（SB）的第一侧被热蚀刻以在终止区（TM）处的碳化硅衬底（SB）中形成侧壁（ST）和底表面（BT）。 侧壁（ST）具有{0-33-8}和{0-11-4}之一的平面取向。 底面（BT）具有{000-1}的平面取向。 在侧壁（ST）和底面（BT）上形成绝缘膜（8T）。 第一电极（12）在元件区（CL）处形成在碳化硅衬底（SB）的第一侧上。 第二电极（14）形成在碳化硅衬底（SB）的第二侧上。

公开(公告)号：EP2763181A1

公开(公告)日：2014-08-06

申请号：EP12836645.7

申请日：2012-08-31

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  WADA, Keiji ,  HIYOSHI, Toru

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC分类号： H01L21/265 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

摘要： A MOSFET (1) includes a semiconductor substrate having a trench formed in a main surface (10A), a gate oxide film (30), a gate electrode (40), and a source interconnection (60). A semiconductor substrate (10) includes an n-type drift layer (12) and a p-type body layer (13). The trench is formed to penetrate the body layer (13) and to reach the drift layer (12). The trench includes an outer peripheral trench (22) arranged to surround an active region when viewed two-dimensionally. On the main surface (10A) opposite to the active region when viewed from the outer peripheral trench (22), a potential fixing region (10C) where the body layer (13) is exposed is formed. The source interconnection (60) is arranged to lie over the active region when viewed two-dimensionally. The potential fixing region (10C) is electrically connected to the source interconnection (60).

摘要翻译： MOSFET（1）包括具有形成在主表面（10A），栅极氧化物膜（30），栅极电极（40）和源极互连（60）中的沟槽的半导体衬底。 半导体衬底（10）包括n型漂移层（12）和p型体层（13）。 沟槽形成为穿透主体层（13）并到达漂移层（12）。 所述沟槽包括外围沟槽（22），所述外围沟槽（22）被布置成当以二维方式观看时围绕有源区域。 在从外周沟槽（22）观察时，在与有源区域相反的主表面（10A）上，形成使主体层（13）露出的电位固定区域（10C）。 源互连（60）被布置为当以二维方式观看时位于有源区之上。 电位固定区域（10C）电连接到源互连（60）。

公开(公告)号：EP2725619A1

公开(公告)日：2014-04-30

申请号：EP12805036.6

申请日：2012-05-25

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  HARADA, Shin ,  WADA, Keiji ,  HIYOSHI, Toru

IPC分类号： H01L29/12 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC分类号： H01L29/7802 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813

摘要： A substrate has a surface (SR) made of a semiconductor having a hexagonal single-crystal structure of polytype 4H. The surface (SR) of the substrate is constructed by alternately providing a first plane (S1) having a plane orientation of (0-33-8), and a second plane (S2) connected to the first plane (S1) and having a plane orientation different from the plane orientation of the first plane (S1). A gate insulating film is provided on the surface (SR) of the substrate. A gate electrode is provided on the gate insulating film.

摘要翻译： 衬底具有由具有多型4H的六方单晶结构的半导体制成的表面（SR）。 基板的表面（SR）通过交替地提供具有（0-33-8）的平面取向的第一平面（S1）和连接到第一平面（S1）的第二平面（S2）而构造并且具有 面取向不同于第一平面（S1）的面取向。 在基板的表面（SR）上设置栅极绝缘膜。 栅极电极设置在栅极绝缘膜上。

公开(公告)号：EP2538444A1

公开(公告)日：2012-12-26

申请号：EP11744541.1

申请日：2011-02-07

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  WADA, Keiji ,  HONAGA, Misako

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

摘要： A termination configuration of a silicon carbide insulating gate type semiconductor device (100) includes a semiconductor layer (132) of a first conductivity type having a first main face (137), a gate electrode (142), and a source interconnection (101), as well as a circumferential resurf region (105). The semiconductor layer (132) includes a body region (133) of a second conductivity type, a source region (134) of the first conductivity type, a contact region (135) of the second conductivity type, and a circumferential resurf region (105) of the second conductivity type. A width of a portion of the circumferential resurf region (105) excluding the body region (133) is greater than or equal to 1/2 the thickness of at least the semiconductor layer (132). A silicon carbide insulating gate type semiconductor device (100) of high breakdown voltage and high performance can be provided.

摘要翻译： 碳化硅绝缘栅型半导体器件（100）的端接构造包括具有第一主面（137），栅电极（142）和源极互连（101）的第一导电类型的半导体层（132） ，以及圆周清理区域（105）。 半导体层（132）包括第二导电类型的主体区域（133），第一导电类型的源极区域（134），第二导电类型的接触区域（135）和周向复原区域（105） ）第二导电类型。 除了主体区域（133）之外的圆周重置区域（105）的一部分的宽度大于或等于至少半导体层（132）的厚度的1/2。 可以提供具有高击穿电压和高性能的碳化硅绝缘栅型半导体器件（100）。

公开(公告)号：EP2487720A1

公开(公告)日：2012-08-15

申请号：EP10821787.8

申请日：2010-07-08

申请人： Sumitomo Electric Industries, Ltd.

发明人： WADA, Keiji ,  TAMASO, Hideto

IPC分类号： H01L29/41 ,  H01L21/28 ,  H01L21/283 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC分类号： H01L29/66068 ,  H01L21/0445 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/7802

摘要： A semiconductor device having a construction capable of achieving suppressed deterioration of electric characteristics in an insulating member is provided. An n- SiC layer (12), a source contact electrode (16) formed on a main surface of the n- SiC layer (12), a gate electrode (17) arranged at a distance from the source contact electrode (16) on the main surface of the n - SiC layer (12), and an interlayer insulating film (210) located between the source contact electrode (16) and the gate electrode (17) are provided. A rate of lowering in electric resistance in the interlayer insulating film (210) when heating to a temperature not higher than 1200°C is carried out while the source contact electrode (16) and the interlayer insulating film (210) are adjacent to each other is not higher than 5 %.

摘要翻译： 提供一种具有能够抑制绝缘部件中的电特性恶化的结构的半导体器件。 n-SiC层（12），形成在n-SiC层（12）的主表面上的源极接触电极（16），与源极接触电极（16）隔开一定距离布置的栅极电极（17） n-SiC层（12）的主表面以及位于源极接触电极（16）和栅极电极（17）之间的层间绝缘膜（210）。 当在源极接触电极（16）和层间绝缘膜（210）彼此相邻时执行加热到不高于1200℃的温度时在层间绝缘膜（210）中降低电阻率 不高于5％。

公开(公告)号：EP2927964A1

公开(公告)日：2015-10-07

申请号：EP13857796.0

申请日：2013-10-21

申请人： Sumitomo Electric Industries, Ltd.

发明人： HIYOSHI, Toru ,  WADA, Keiji ,  MASUDA, Takeyoshi

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC分类号： H01L29/04 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/7827

摘要： Each of first to third impurity regions (11 to 13) of a silicon carbide substrate (10) has a portion located on a flat surface (FT) of a first main surface (P1). On the flat surface (FT), a gate insulating film (21 G) connects the first and third impurity regions (11 and 13) to each other. On the flat surface (FT), a first main electrode (31) is in contact with the third impurity region (13). A second main electrode (42) is provided on a second main surface (P2). A side wall insulating film (21 S) covers a side wall surface (ST) of the first main surface (P1). The side wall surface (ST) is inclined by not less than 50° and not more than 80° relative to a {000-1} plane. In this way, a leakage current is suppressed in a silicon carbide semiconductor device (100).

摘要翻译： 碳化硅衬底（10）的第一至第三杂质区（11至13）中的每一个具有位于第一主表面（P1）的平坦表面（FT）上的部分。 在平坦表面（FT）上，栅极绝缘膜（21G）将第一和第三杂质区域（11和13）彼此连接。 在平坦表面（FT）上，第一主电极（31）与第三杂质区域（13）接触。 第二主电极（42）设置在第二主表面（P2）上。 侧壁绝缘膜（21S）覆盖第一主表面（P1）的侧壁表面（ST）。 侧壁面（ST）相对于{000-1}面倾斜不小于50°且不大于80°。 以这种方式，在碳化硅半导体器件（100）中抑制漏电流。

公开(公告)号：EP2897175A1

公开(公告)日：2015-07-22

申请号：EP13836475.7

申请日：2013-07-04

申请人： Sumitomo Electric Industries, Ltd.

发明人： MASUDA, Takeyoshi ,  SAITOH, Yu ,  HAYASHI, Hideki ,  HIYOSHI, Toru ,  WADA, Keiji

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/513 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813

摘要： A gate insulating film (201) is provided on a trench (TR). The gate insulating film (201) has a trench insulating film (201A) and a bottom insulating film (201B). The trench insulating film (201 A) covers each of a side wall (SW) and a bottom portion (BT). The bottom insulating film (201B) is provided on the bottom portion (BT) with a trench insulating film (201A) being interposed therebetween. The bottom insulating film (201B) has a carbon atom concentration lower than that of the trench insulating film (201A). The gate electrode (202) is in contact with a portion of the trench insulating film (201A) on the side wall (SW). Accordingly, a low threshold voltage and a large breakdown voltage can be attained.

摘要翻译： 栅极绝缘膜（201）设置在沟槽（TR）上。 栅极绝缘膜（201）具有沟槽绝缘膜（201A）和底部绝缘膜（201B）。 沟槽绝缘膜（201A）覆盖侧壁（SW）和底部（BT）中的每一个。 底部绝缘膜（201B）在其底部（BT）上设置有沟槽绝缘膜（201A）。 底部绝缘膜（201B）的碳原子浓度低于沟槽绝缘膜（201A）的碳原子浓度。 栅电极（202）与侧壁（SW）上的沟槽绝缘膜（201A）的一部分接触。 因此，可以获得低阈值电压和大的击穿电压。