公开(公告)号：EP0907954A1

公开(公告)日：1999-04-14

申请号：EP97904230.0

申请日：1997-01-31

申请人： ADVANCED MICRO DEVICES INC.

发明人： BILL, Colin, Stewart ,  GUTALA, Ravi, Prakash ,  ZHOU, Qimeng (Derek) ,  SU, Jonathan, Shichang

IPC分类号： G11C11

CPC分类号： G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C2211/5622 ,  G11C2211/5634 ,  G11C2211/5642

摘要： An improved reading structure (110) for performing a read operation in an array of multiple bits-per-cell flash EEPROM memory cells is provided. A memory core array (12) includes a plurality of memory cells, each being previously programmed to one of a plurality of memory conditions defined by memory core threshold voltages. A reference cell array (22) includes a plurality of reference core cells which are selected together with a selected core cell and provides selectively one of a plurality of reference cell bit line voltages defined by reference cell threshold voltages. Each of the reference cells are previously programmed at the same time as when the memory core cells ar being programmed. A precharge circuit (36) is used to precharge the array bit lines and the reference bit lines to a predetermined potential. A detector circuit (28) is responsive to the bit line voltages of the reference cells for generating strobe signals. A reading circuit (26) is responsive to the strobe signals for comparing the memory core threshold voltage with each of the reference cell threshold voltages.

公开(公告)号：EP0864175A1

公开(公告)日：1998-09-16

申请号：EP96932256.0

申请日：1996-09-18

申请人： ADVANCED MICRO DEVICES INC.

发明人： CHEUNG, Robin, W. ,  CHAN, Simon, S. ,  GUPTA, Subhash

IPC分类号： H01L23 ,  H01L21

CPC分类号： H01L21/76886 ,  H01L23/5283 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： Each metal interconnect structure (14) includes an aluminum interconnect (16) sandwiched between two refractory metal layers (18, 20). The method of the present invention involves forming a layer of aluminum intermetallic alloy (24) on the sidewalls (22) of the aluminum interconnnects (16). The layer of aluminum intermetallic alloy (24) comprises aluminum-refractory metal alloy. The aluminum-refractory metal alloy is formed by reacting the exposed aluminum on the sidewalls (22) with refractory metal-containing precursor material.

公开(公告)号：EP0847623A1

公开(公告)日：1998-06-17

申请号：EP96923751.0

申请日：1996-07-11

申请人： Advanced Micro Devices, Inc.

发明人： LOTFI, Younes, J. ,  PORTER, John, D.

IPC分类号： H03K19

CPC分类号： H03K19/00361

摘要： An output buffer is disclosed for an integrated circuit having a varying number of simultaneously switching outputs. As fewer outputs on the integrated circuit are simultaneously switching, the ouput conductance of certain logic gates within each of the output buffers on the integrated circuit is increased by sharing intermediate nodes (PUCOM, PDCOM) between each of the output buffers. Consequently, the speed of the output buffer increases as fewer of the outputs simultaneously switch and internally generated noiseis small. Conversely, as additional outputs simultaneously switch, the output conductance of certain logic gates within the output buffer is decreased, resulting in reduced speed of the output buffers and a corresponding reduction in internally generated noise.

公开(公告)号：EP0809859A1

公开(公告)日：1997-12-03

申请号：EP96903508.0

申请日：1996-01-11

申请人： ADVANCED MICRO DEVICES INC.

发明人： KRIVOKAPIC, Zoran ,  BANG, David, S.

IPC分类号： H01J37

CPC分类号： H01J37/3447 ,  H01J37/34

摘要： A collimator system for use in PVD sputtering of semiconductor wafers having multiple tiers provided between a target and wafer substrate. The collimator system prevents target atoms from contacting the wafer at substantially oblique angles, thereby providing good step coverage uniformity over the surface of the wafer. Additionally, the presence of more than one tier prevents localized build-up of target atoms that occurs in conventional single tier collimators, thereby providing good flat coverage uniformity over the surface of the wafer.

公开(公告)号：EP0559681A1

公开(公告)日：1993-09-15

申请号：EP91920187.0

申请日：1991-11-25

申请人： BARTON, Michael

发明人： BARTON, Michael

IPC分类号： A01G1

CPC分类号： A01G18/64 ,  Y02W30/43

摘要： In a process for cultivating mushrooms wherein a substrate (10, 20) of mushroom compost is pasteurised before adding mushroom spawn, at least one ventilation passage (14, 23) is formed in the core of the substrate before and/or after adding the spawn whereby air is free to circulate through the substrate to control the temperature of the substrate during the pasteurisation and/or spawn running processes.

摘要翻译： 在培养蘑菇的方法中，在添加蘑菇产卵之前将蘑菇堆肥的基质（10,20）进行巴氏杀菌，在添加产卵前和/或之后，在基质的核心中形成至少一个通气通道（14,23） 由此空气在巴氏消毒和/或产卵运行过程中自由地循环通过基底以控制基底的温度。

公开(公告)号：EP0211069A1

公开(公告)日：1987-02-25

申请号：EP86901245.0

申请日：1986-01-30

申请人： ADVANCED MICRO DEVICES, INC.

发明人： BRINER, Michael, S. ,  BILL, Colin, S. ,  SUCIU, Paul ,  RINERSON, Darrell

IPC分类号： G11C17 ,  G11C16

CPC分类号： G11C16/10 ,  G11C2216/14

摘要： Système d'écriture en mode page pour un réseau E2PROM comprenant des registres actifs (48) pour le stockage de données chargées sur les lignes de bits (14), des liaisons de mise à la terre des lignes de bits indépendantes (28) pour isoler les cellules (8) dans un byte (40), et des lignes de porte de programme (38) dans chaque byte (40) pour marquer les bytes (40) qui subissent un cycle de charge/décharge pendant le cycle d'écriture.

公开(公告)号：EP0177571A1

公开(公告)日：1986-04-16

申请号：EP85901810.0

申请日：1985-03-19

申请人： ADVANCED MICRO DEVICES, INC.

发明人： THOMAS, Mammen ,  KOYAMA, Linda, J.

IPC分类号： H01L21 ,  H05K3

CPC分类号： H01L21/31055 ,  H01L21/76819

摘要： Procédé pour rendre plane une structure de circuit intégré (30) par un procédé en deux étapes comportant: application sur une couche de métallisation (40, 42, 44) comportant une ou plusieurs ouvertures (46, 48) d'une couche d'isolation (50') suffisamment mince pour éviter la formation de criques dans la partie d'isolation appliquée dans les ouvertures de la couche de métallisation, lissage de la couche d'isolation par retrait des parties élevées de l'isolation par exemple par attaque par voie sèche de l'isolation, application d'une autre couche d'isolation (70) sur la première couche d'isolation et lissage de l'autre couche d'isolation par retrait des parties élevées par exemple par attaque par voie sèche; ainsi, la surface d'isolation lisse résultante sera essentiellement plane et exempte de criques. Dans un mode préférentiel de réalisation, un second matériau, par exemple un matériau de photoréserve (60, 80), est enduit sur la couche d'isolation avant l'étape de lissage, en particulier lors de l'utilisation d'un procédé d'attaque par voie sèche anisotrope, afin de garantir que seules les parties élevées de la couche d'isolation sont retirées lors de l'étape d'attaque.

公开(公告)号：EP0174954A1

公开(公告)日：1986-03-26

申请号：EP85901276.0

申请日：1985-02-22

申请人： ADVANCED MICRO DEVICES, INC.

发明人： BORODOVSKY, Yan, A.

IPC分类号： G03C1 ,  G02B1 ,  G03F7 ,  H01L21

CPC分类号： H01L21/314 ,  G03F7/091 ,  H01L21/0274 ,  H01L21/0276

摘要： Procédé de fabrication d'un dispositif à circuit intégré, comprenant le revêtement d'une couche réfléchissante (10) avec un revêtement antiréfléchissant (12) comportant une couche d'arséniure d'indium avant l'application d'une couche de matériau photosensible ou photorésistant (14) pendant la production du dispositif. La lumière traversant le matériau photosensible (14) est absorbée par le revêtement antiréfléchissant (12), si bien que seule une quantité minime de lumière nécessaire pour l'alignement est réfléchie à travers le matériau photosensible (14), se qui résulte dans une définition de rayonnement plus nette dans le matériau photorésistant et une meilleure commande du procédé. La couche d'arséniure d'indium antiréfléchissante (12) est appliquée avec une épaisseur d'au moins 500 Angstroems et est en outre caractérisée par un degré de refléxion de 10 à 25% relativement indépendant de l'épaisseur du revêtement et de la longueur d'ondes de la lumière dans la gamme de fréquence normalement utilisée pour l'exposition d'un matériau photorésistant.

公开(公告)号：EP0170672A1

公开(公告)日：1986-02-12

申请号：EP85900712.0

申请日：1985-01-29

申请人： Alsop, Peter

发明人： Alsop, Peter

IPC分类号： E02B3

CPC分类号： E02B3/043 ,  Y02A10/25

摘要： PCT No. PCT/GB85/00040 Sec. 371 Date Sep. 30, 1985 Sec. 102(e) Date Sep. 30, 1985 PCT Filed Jan. 29, 1985 PCT Pub. No. WO85/03318 PCT Pub. Date Aug. 1, 1985.A frond line (10) for filtering particulate material from currents flowing over a river or sea bed comprises a substantially continuous curtain of randomly overlapping elongate buoyant elements (15) extending transversely in a common direction from a longitudinally folded web (35), the base of each element (15) being gripped between the superposed portions of the folded web. A frond mat is produced by combining spaced parallel rows of the frond lines (10) with spaced generally parallel cross-straps (13) to provide an open grid mat structure. Anchoring straps (20) depend from the mat, each strap carrying a ground anchor plate (12) which is driven into the river or sea bed by a powered driving tool. The frond line (10) is produced by laying discrete transverse strips (31) of synthetic buoyant material along the web (35) so that equal lengths extend from opposite sides of the web (35), folding the web (35) longitudinally, and then securing the superposed portions of the web to one another.

公开(公告)号：EP0962077A1

公开(公告)日：1999-12-08

申请号：EP98904967.0

申请日：1998-02-04

申请人： ADVANCED MICRO DEVICES INC.

发明人： LAM, Ian ,  CHOW, Peter, Ka-Fai

IPC分类号： G06F5 ,  H04L12 ,  H04L29 ,  H04Q3

CPC分类号： H04L49/9073 ,  G06F5/06 ,  H04L12/1863 ,  H04L41/0213 ,  H04L49/103 ,  H04L49/201 ,  H04L49/205 ,  H04L49/255 ,  H04L49/3009 ,  H04L49/351 ,  H04L49/354 ,  H04L49/90 ,  H04L49/901 ,  H04L49/9078 ,  H04L69/26 ,  H04Q3/54591 ,  H04Q2213/1316 ,  H04Q2213/13162

摘要： An integrated multiport switch having an interface connected between the MAC of each port and a MIB report bus, whereby MIB reports for the plurality of switch ports are transmitted individually to a switch MIB engine, fed by the MIB report bus, on a time shared basis. The interface prioritizes transmission of the MIB reports to the MIB engine in accordance with the transmission characteristics associated with the respective ports. A FIFO storage buffer in interface temporarily holds MIB report data, received from lower priority ports on a time-slot allotted sequence synchronized to a clock signal, during periods in which MIB report data from higher priority ports are given preference for output to the MIB report bus.