公开(公告)号：EP2763177A1

公开(公告)日：2014-08-06

申请号：EP14153839.7

申请日：2014-02-04

申请人： STmicroelectronics SA ,  STMicroelectronics (Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Niebojewski, Heimanu ,  Morand, Yves ,  Le Royer, Cyrille

IPC分类号： H01L29/49 ,  H01L29/423 ,  H01L21/28 ,  H01L29/66

CPC分类号： H01L29/49 ,  H01L21/28008 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/4925 ,  H01L29/4991 ,  H01L29/6653

摘要： L'invention concerne un transistor MOS comprenant, au-dessus d'un isolant de grille (4), un empilement conducteur de grille (6-7) ayant une hauteur, une longueur et une largeur, cet empilement ayant une partie basse (6) voisine de l'isolant de grille et une partie haute (7 ; 27 ; 50), dans lequel ledit empilement a une première longueur (L1) dans sa partie basse, et une deuxième longueur (L2) inférieure à la première longueur dans sa partie haute.

摘要翻译： 晶体管具有导电栅堆叠，其包括靠近栅极绝缘体（4）的下部和上部。 堆叠的上部和下部包括两个不同的长度，其中上部长度比下部长度短。 上部长度为下部长度的0.3〜0.9倍左右。 该叠层与限定真空间隔物（10）的电介质间隔物相邻。 下部包括金属层的一部分，并且上部包括掺杂半导体层的一部分。 堆叠的下部包括掺杂多晶硅层的层，并且上部包括掺杂的多晶硅 - 锗层。 还包括用于制造MOS晶体管的方法的独立权利要求。

公开(公告)号：EP2854180A1

公开(公告)日：2015-04-01

申请号：EP14186271.4

申请日：2014-09-24

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMicroelectronics (Crolles 2) SAS ,  STmicroelectronics SA

发明人： Niebojewski, Heimanu ,  Le Royer, Cyrille ,  Morand, Yves ,  Rozeau, Olivier

IPC分类号： H01L29/49 ,  H01L29/51 ,  H01L29/66

CPC分类号： H01L29/515 ,  H01L29/0843 ,  H01L29/4983 ,  H01L29/4991 ,  H01L29/51 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/66628 ,  H01L29/78

摘要： L'invention concerne un transistor MOS dont la couche d'isolant de grille (10) en un matériau à forte constante diélectrique se prolonge, à épaisseur constante, sous et en contact d'espaceurs à faible constante diélectrique (7).

公开(公告)号：EP2775529A2

公开(公告)日：2014-09-10

申请号：EP14157282.6

申请日：2014-02-28

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Anghel, Costin ,  Le Royer, Cyrille ,  Makosiej, Adam

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/417

CPC分类号： H01L29/7833 ,  H01L29/0657 ,  H01L29/41775 ,  H01L29/7391

摘要： L'invention concerne un transistor (100) à effet tunnel comportant :
- un canal (101) réalisé dans un matériau semi-conducteur intrinsèque ;
- des régions d'extension de source (102) et de drain (103) de part et d'autre dudit canal (101), ladite région d'extension de source (102) étant réalisée dans un matériau semi-conducteur dopé selon un premier type de dopage P ou N et ladite région d'extension de drain (103) étant réalisée dans un matériau semi-conducteur dopé selon un second type de dopage inverse dudit premier type de dopage ;
- des régions conductrices de source (104) et de drain (105) respectivement en contact avec les régions d'extension de source (102) et de drain (103) ;
- une structure de grille (106) comportant une couche diélectrique (108) de grille en contact avec ledit canal et une zone de grille (107) agencée de sorte que ladite couche diélectrique de grille est disposée entre ladite zone de grille et ledit canal.

Ledit transistor comporte en outre une zone dopée selon le premier type de dopage (120) insérée entre le canal (101) et la région d'extension de drain (103).

摘要翻译： 晶体管（100）在沟道（101）的任一侧上具有源极和漏极延伸区域（102,103），其中源极和漏极导电区域（104,105）与延伸区域接触。 栅极结构（106）包括与沟道接触的栅介质层（108）。 栅极区域（107）布置成使得栅极介电层布置在栅极区域和沟道之间。 掺杂区域（120）插入在沟道和漏极延伸区域之间，以形成用于防止电荷载流子从漏极延伸区域逸出的屏障。