利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

16 条记录 (耗时 0.013 秒)

    Driver circuit
    1.
    发明公开
    Driver circuit 失效
    驱动电路

    公开(公告)号：EP0072431A3

    公开(公告)日：1984-07-25

    申请号：EP82106253

    申请日：1982-07-13

    申请人： International Business Machines Corporation

    发明人： Dorler, Jack Arthur ,  Mosley, Joseph Michael ,  Seeger, Richard Owen ,  Weitzel, Stephen Douglas

    IPC分类号： H03K05/02 ,  H03K19/092 ,  H03K19/013

    CPC分类号： H03K19/013 ,  H03K5/02 ,  H03K19/01806

    摘要： A driver circuit for a capacitively loaded line (24) employs the charge storage capacitance of a diode (21) for raising the base of a driver transistor (20) above the circuit power supply voltage level (V cc ) so as to pull up the line to within a transistor base-emitter voltage drop of the power supply voltage level. The driver is easily fabricated in integrated circuit form, as no capacitors, either on or off chip, are required. The driver circuit includes the driver transistor (20), the collector of which is connected to the power supply (V cc ) and the emitter of which is connected to the line (24). A switching transistor (22) has an input voltage applied between its base and emitter. The diode (21) is connected between the switching and driver transistors (22, 20), the anode being connected to the base of the driver transistor (20), and the anode being connected to the collector of the switching transistor (22). In response to a first input signal, the switching transistor (22) turns on, forward biasing the diode (21) and building up a voltage thereon as a result of the diode's charge storage capacitance. In response to a second input signal, the switching transitor (22) turns off, raising the anode to the power supply voltage (V cc ), and raising the cathode (and the base of the driver transistor (20) connected thereto) to a voltage higher than the power supply voltage. The emitter of the driver transistor (20) (and the line (24) connected thereto) is thus pulled up to a volume nominally approaching the power supply voltage (V cc ), despite the base-emitter voltage drop of the driver transistor (20).

    Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips
    3.
    发明公开
    Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips 失效
    电路，用于均衡的互连的半导体芯片的信号的延迟时间。

    公开(公告)号：EP0046482A1

    公开(公告)日：1982-03-03

    申请号：EP81103171.5

    申请日：1981-04-28

    申请人： International Business Machines Corporation

    发明人： Berndlmaier, Erich ,  Dorler, Jack Arther ,  Mosley, Joseph Michael ,  Weitzel, Stephen Douglas

    IPC分类号： G05F1/46

    CPC分类号： H03L7/0805 ,  G05F1/466 ,  H03K3/0315 ,  H03K3/0322 ,  H03L7/089 ,  H03L7/0995

    摘要： Zum Angleichen der unterschiedlichen Signalverzögerungszeiten der Logik-Gatter verschiedener Halbleiterchips ist auf jedem Halbleiterchip eine Regelschaltung (4) für die Signalverzögerung vorgesehen. Ihr wird als Bezugssignal ein externer, allen Halbleiterchips gemeinsamer Taktimpuls zugeführt. Die Regelschaltung vergleicht dessen Phasenlage mit der eines Impulszuges, der von einem zur Regelschaltung gehörenden spannungsgesteuerten Oszillator geliefert wird. Die als Vergleichsergebnis erhaltene und verstärkte Spannung beeinflußt den spannungsgesteuerten Oszillator, bis die beiden Impulszüge synchronisiert sind. Die verstärkte Spannung wird auch den Logik-Gattern zugeführt. Sie verändert deren Aufnahme von elektrischer Leistung so, daß die gewünschte Signalverzögerung, die eine Funktion der elektrischen Leistung ist, erreicht wird.

    摘要翻译： 用于均衡不同的半导体芯片的逻辑门的不同的信号的延迟时间，对于信号延迟控制电路（4）设置在每个半导体芯片上。 它作为一个参考信号，外部的，共同所有的半导体芯片时钟脉冲被提供。 该控制电路与由属于所述电压控制振荡器的控制电路供给的脉冲串的相位位置相比较。 电压获得作为比较结果和直到两个脉冲串是同步的增加的影响的电压控制振荡器。 放大后的电压被提供到逻辑门。 使所需的信号延迟，这是电功率的函数实现它改变电力的吸收。

    Driver circuit with means for reducing self-induced switching noise
    6.
    发明公开
    Driver circuit with means for reducing self-induced switching noise 失效
    Treiberschaltung mit Mitteln zum Verringern selbstinduzierten Schaltrauschens。

    公开(公告)号：EP0097889A2

    公开(公告)日：1984-01-11

    申请号：EP83105926.6

    申请日：1983-06-16

    申请人： International Business Machines Corporation

    发明人： Dorler, Jack Arthur ,  Mosley, Joseph Michael ,  Weitzel, Stephen Douglas

    IPC分类号： H03K17/16

    CPC分类号： H03K17/16

    摘要： For reducing self-induced switching noise a two terminal non-linear impedance means is connected to the collector of an output transistor (T1) of a driver circuit and the reference potential line. It comprises one or more serially connected diodes, which may be formed by the base-collector junctions of bipolar transistors (TS1, TS2).

    摘要翻译： 为了减少自感应开关噪声，两端非线性阻抗装置连接到驱动电路的输出晶体管（T1）的集电极和参考电位线。 它包括一个或多个串联二极管，其可以由双极晶体管（TS1，TS2）的基极 - 集电极结形成。

    Fault tolerant logical circuitry
    8.
    发明公开
    Fault tolerant logical circuitry 失效
    Fehlertolerante logische Schaltung。

    公开(公告)号：EP0294602A2

    公开(公告)日：1988-12-14

    申请号：EP88107495.9

    申请日：1988-05-10

    申请人： International Business Machines Corporation

    发明人： Dorler, Jack Arthur ,  Maley, Gerald Adrian ,  Mosley, Joseph Michael ,  Weitzel, Stephen Douglas

    IPC分类号： H03K19/003

    CPC分类号： H03K19/00392

    摘要： Fault tolerant logic circuitry wherein the logic gate circuits employed therein each include an input circuit portion and a push-pull output circuit portion. The push-pull output circuit portion of each of said logic gates employed in said fault tolerant logic circuitry having the characteristic that when an output of a first logic gate circuit is connected to an output of a second logic gate circuit, said connection between the outputs of said first and second logic gate circuits will provide a predetermined logical function.

    摘要翻译： 容错逻辑电路，其中采用的逻辑门电路各自包括输入电路部分和推挽输出电路部分。 在所述容错逻辑电路中采用的每个所述逻辑门的推挽输出电路部分具有当第一逻辑门电路的输出连接到第二逻辑门电路的输出时，输出之间的所述连接 所述第一和第二逻辑门电路将提供预定的逻辑功能。