公开(公告)号：EP4378080A1

公开(公告)日：2024-06-05

申请号：EP22750969.2

申请日：2022-07-13

申请人： QUALCOMM INCORPORATED

发明人： SHEIKHOLESLAMI, Behzad ,  TCHAMBAKE YAPTI, Marceline Kelly ,  TRIPATHI, Prateek ,  WANG, Hongying

IPC分类号： H03M1/08 ,  H03M3/00 ,  H03M1/46

CPC分类号： H03M1/0854 ,  H03M3/426 ,  H03M1/468

公开(公告)号：EP1391993A3

公开(公告)日：2005-03-16

申请号：EP03015530.3

申请日：2003-07-10

申请人： Infineon Technologies AG

发明人： Kuttner, Franz

IPC分类号： H03M1/08

CPC分类号： H03M3/39 ,  H03M3/424 ,  H03M3/426 ,  H03M3/436

摘要： Zur Verbesserung des Signal-Rausch-Abstands bei der Analog-Digital-Wandlung zeitdiskreter analoger Eingangswerte (1) wird ein Quantisierer (4) verwendet, bei dem am Ende jeder Wandlung zusätzlich zu einem digitalen Ausgangswert (2) ein Quantisierungsfehler (3) in analoger Form abgegriffen werden kann. Der Quantisierungsfehler (3) wird in einem Zwischenspeicher (5) zwischengespeichert und mittels eines Subtrahierglieds (6) auf wenigstens einen Eingangswert (1) einer nächsten Wandlung rückgekoppelt. Vorteilhafterweise weist der Quantisierer (4) eine Wandlungsfrequenz auf, die über dem Doppelten der maximal in den Eingangswerten (1) enthaltenen Frequenz liegt, so dass die Analog-Digital-Wandlung im Oversampling-Betrieb arbeitet. Bei der Rückkopplung des Quantisierungsfehlers (3) auf die Eingangswerte (1) werden vorzugsweise auf einen Eingangswert (1) die Quantisierungsfehler (3) mehrerer, unterschiedlich viele Wandlungen vorausgegangener Wandlungen rückgekoppelt. Die Erfindung kann bei allen herkömmlichen Quantisierern (4) angewendet werden, bei denen der Quantisierungsfehler (3) in analoger Form abgegriffen werden kann, so dass es auch mit solchen Quantisierern (4) möglich ist, mit Hilfe des Verfahrens des Noise-Shaping das Quantisierungsrauschen in höherfrequente Spektralbereiche zu verschieben, um in einem Nutzspektralbereich den Signal-Rausch-Abstand zu verbessern bzw. das Quantisierungsrauschen zu verringern.

公开(公告)号：EP1391993A2

公开(公告)日：2004-02-25

申请号：EP03015530.3

申请日：2003-07-10

申请人： Infineon Technologies AG

发明人： Kuttner, Franz

IPC分类号： H03M1/08

CPC分类号： H03M3/39 ,  H03M3/424 ,  H03M3/426 ,  H03M3/436

摘要： Zur Verbesserung des Signal-Rausch-Abstands bei der Analog-Digital-Wandlung zeitdiskreter analoger Eingangswerte (1) wird ein Quantisierer (4) verwendet, bei dem am Ende jeder Wandlung zusätzlich zu einem digitalen Ausgangswert (2) ein Quantisierungsfehler (3) in analoger Form abgegriffen werden kann. Der Quantisierungsfehler (3) wird in einem Zwischenspeicher (5) zwischengespeichert und mittels eines Subtrahierglieds (6) auf wenigstens einen Eingangswert (1) einer nächsten Wandlung rückgekoppelt. Vorteilhafterweise weist der Quantisierer (4) eine Wandlungsfrequenz auf, die über dem Doppelten der maximal in den Eingangswerten (1) enthaltenen Frequenz liegt, so dass die Analog-Digital-Wandlung im Oversampling-Betrieb arbeitet. Bei der Rückkopplung des Quantisierungsfehlers (3) auf die Eingangswerte (1) werden vorzugsweise auf einen Eingangswert (1) die Quantisierungsfehler (3) mehrerer, unterschiedlich viele Wandlungen vorausgegangener Wandlungen rückgekoppelt. Die Erfindung kann bei allen herkömmlichen Quantisierern (4) angewendet werden, bei denen der Quantisierungsfehler (3) in analoger Form abgegriffen werden kann, so dass es auch mit solchen Quantisierern (4) möglich ist, mit Hilfe des Verfahrens des Noise-Shaping das Quantisierungsrauschen in höherfrequente Spektralbereiche zu verschieben, um in einem Nutzspektralbereich den Signal-Rausch-Abstand zu verbessern bzw. das Quantisierungsrauschen zu verringern.

摘要翻译： 模数转换方法涉及在转换输入值（1）之后使用量化器（4）递送相应的数字输出值（2）。 在输入值的每次转换之后，量化器的量化误差（3）以模拟形式确定并以模拟形式反馈到至少一个后续输入值。 还包括以下独立权利要求：（a）用于模数转换时间离散模拟输入值的设备。

公开(公告)号：EP1724930A3

公开(公告)日：2007-06-27

申请号：EP06252616.5

申请日：2006-05-19

申请人： Starkey Laboratories, Inc.

发明人： Farooqi, Neaz ,  Wahl, Jerry ,  Richardson, Garry

IPC分类号： H03M3/04

CPC分类号： H04R25/505 ,  H03M3/344 ,  H03M3/416 ,  H03M3/426 ,  H04R2460/03

摘要： A low power analog-to-digital channel includes a decimation filter coupled to a sigma-delta modulator. Various embodiments include a decimation filter including an output and a sigma-delta modulator coupled to the output of the decimation filter, where a clock frequency applied to the decimation filter is approximately an integral multiple of a sampling frequency of the sigma delta modulator. In an embodiment, the sigma-delta modulator includes one or more successive approximation converters. In an embodiment, the sigma delta modulator includes one or more area efficient integrators.

公开(公告)号：EP1724930A2

公开(公告)日：2006-11-22

申请号：EP06252616.5

申请日：2006-05-19

申请人： Starkey Laboratories, Inc.

发明人： Farooqi, Neaz ,  Wahl, Jerry ,  Richardson, Garry

IPC分类号： H03M3/04

CPC分类号： H04R25/505 ,  H03M3/344 ,  H03M3/416 ,  H03M3/426 ,  H04R2460/03

摘要： A low power analog-to-digital channel includes a decimation filter coupled to a sigma-delta modulator. Various embodiments include a decimation filter including an output and a sigma-delta modulator coupled to the output of the decimation filter, where a clock frequency applied to the decimation filter is approximately an integral multiple of a sampling frequency of the sigma delta modulator. In an embodiment, the sigma-delta modulator includes one or more successive approximation converters. In an embodiment, the sigma delta modulator includes one or more area efficient integrators.

摘要翻译： 低功率模数 - 数字通道包括耦合到Σ-Δ调制器的抽取滤波器。 各种实施例包括抽取滤波器，其包括耦合到抽取滤波器的输出的输出和Σ-Δ调制器，其中施加到抽取滤波器的时钟频率近似为Σ-Δ调制器的采样频率的整数倍。 在一个实施例中，Σ-Δ调制器包括一个或多个逐次逼近转换器。 在一个实施例中，Σ-Δ调制器包括一个或多个区域有效的积分器。

公开(公告)号：EP3252953A1

公开(公告)日：2017-12-06

申请号：EP17173014.6

申请日：2017-05-26

申请人： MediaTek Inc.

发明人： TSAI, Jen-Huan ,  LOU, Chih-Hong

IPC分类号： H03M3/00

CPC分类号： H03M3/426 ,  H03M1/1245 ,  H03M1/466 ,  H03M3/338 ,  H03M3/37 ,  H03M3/412 ,  H03M3/424 ,  H03M3/458

摘要： An exemplary quantizer (116, 200) includes a multi-bit analog-to-digital converter, ADC, (204) and a first digital-to-analog converter, DAC, feedback circuit (210). The multi-bit ADC (204) has an internal DAC (402, 1002) associated with comparison of each sampled analog input of the multi-bit ADC (204). The multi-bit ADC (204) converts a currently-sampled analog input into a first digital output (S1). A first noise-shaped truncation output (S2) is derived from the first digital output (S1). The first DAC feedback circuit (210) transfers a first truncation residue (S3) associated with the first noise-shaped truncation output (s2) to the internal DAC (402, 1002). The transferred first truncation residue is reflected in comparison of a later-sampled analog input of the multi-bit ADC (204) via the internal DAC (402, 1002).

摘要翻译： 示例性量化器（116,200）包括多位模数转换器ADC（204）和第一数模转换器DAC，反馈电路（210）。 多位ADC（204）具有与多位ADC（204）的每个采样模拟输入的比较关联的内部DAC（402,1002）。 多位ADC（204）将当前采样的模拟输入转换为第一数字输出（S1）。 从第一数字输出（S1）导出第一噪声整形截断输出（S2）。 第一DAC反馈电路（210）将与第一噪声整形截断输出（s2）相关联的第一截断残余（S3）传送到内部DAC（402,1002）。 通过经由内部DAC（402,1002）比较多位ADC（204）的后采样模拟输入来反映传送的第一截断残余。

公开(公告)号：EP1724930B1

公开(公告)日：2011-06-22

申请号：EP06252616.5

申请日：2006-05-19

申请人： Semiconductor Components Industries, LLC

发明人： Farooqi, Neaz ,  Wahl, Jerry ,  Richardson, Garry

IPC分类号： H03M3/04

CPC分类号： H04R25/505 ,  H03M3/344 ,  H03M3/416 ,  H03M3/426 ,  H04R2460/03

公开(公告)号：EP3280055A1

公开(公告)日：2018-02-07

申请号：EP17182826.2

申请日：2017-07-24

申请人： MediaTek Inc.

发明人： WENG, Chan-Hsiang ,  LO, Tien-Yu

IPC分类号： H03M3/04 ,  H03M1/06

CPC分类号： H03M3/426 ,  H03M1/00 ,  H03M1/066 ,  H03M1/12 ,  H03M3/30 ,  H03M3/428 ,  H03M3/436 ,  H03M3/454

摘要： A delta-sigma modulator includes a receiving circuit, a loop filter module, a quantizer, a delta-sigma truncator, a digital filter module, and an output circuit. The receiving circuit is arranged for receiving a feedback signal and an input signal to generate a summation signal. The loop filter module is arranged for filtering the summation signal to generate a filtered summation signal. The quantizer is arranged for generating a first digital signal according to the filtered summation signal. The delta-sigma truncator is arranged for truncating the first digital signal to generate a second digital signal. The digital filter module is arranged for filtering the first digital signal and the second digital signal to generate a filtered first digital signal and a filtered second digital signal, respectively. The output circuit is arranged for generating an output signal according to the filtered first digital signal and the filtered second digital signal.

摘要翻译： Δ-Σ调制器包括接收电路，环路滤波器模块，量化器，Δ-Σ截断器，数字滤波器模块和输出电路。 接收电路被设置用于接收反馈信号和输入信号以生成求和信号。 环路滤波器模块用于对求和信号进行滤波以产生滤波后的和信号。 量化器用于根据滤波后的和信号生成第一数字信号。 Δ-Σ截断器被设置用于截断第一数字信号以产生第二数字信号。 数字滤波器模块用于对第一数字信号和第二数字信号进行滤波，以分别生成滤波后的第一数字信号和滤波后的第二数字信号。 输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号生成输出信号。

公开(公告)号：EP3148083A1

公开(公告)日：2017-03-29

申请号：EP16189537.0

申请日：2016-09-19

申请人： MediaTek Inc.

发明人： Ho, Stacy ,  Tseng, Wei-Hsin

IPC分类号： H03M3/00 ,  H04B1/00 ,  H04L5/00 ,  H04L27/26

CPC分类号： H04L5/0041 ,  H03M1/0617 ,  H03M1/466 ,  H03M3/406 ,  H03M3/41 ,  H03M3/426 ,  H03M3/47 ,  H04B1/0075 ,  H04B1/123 ,  H04L5/001 ,  H04L27/2647

摘要： Methods and apparatus for providing bandpass analog to digital conversion (ADC) in RF receiver circuitry of a wireless-communication device. The bandpass ADC includes first noise-shaping successive approximation register (NS-SAR) circuitry arranged in a first path and second NS-SAR circuitry arranged in a second path parallel to the first path, wherein the first and second NS-SAR circuitries are configured to alternately sample an analog input voltage at a particular sampling rate and to output a digital voltage at the particular sampling rate.

摘要翻译： 用于在无线通信设备的RF接收机电路中提供带通模数转换（ADC）的方法和装置。 带通ADC包括布置在第一路径中的第一噪声整形逐次逼近寄存器（NS-SAR）电路和布置在平行于第一路径的第二路径中的第二NS-SAR电路，其中第一和第二NS-SAR电路被配置 交替地以特定采样率对模拟输入电压进行采样，并以特定采样率输出数字电压。

公开(公告)号：EP2706666A1

公开(公告)日：2014-03-12

申请号：EP12183714.0

申请日：2012-09-10

申请人： IMEC ,  Stichting IMEC Nederland ,  Katholieke Universiteit Leuven

发明人： Morgado, Alonso ,  Porrzzo, Serena ,  Cannillo Francesco

IPC分类号： H03M3/04

CPC分类号： H03M3/32 ,  H03M3/426 ,  H03M3/452

摘要： The present invention relates to a circuit for digitizing a sum of at least one first input signal and a plurality of second input signals comprising
- a passive adder circuit arranged for performing a summation of the second input signals and for outputting a summation signal,
- a multi-bit quantizer circuit comprising a comparator arranged for comparing said summation signal applied at a first comparator input terminal with a signal applied at a second comparator input terminal, said signal being derived from the at least one first input signal and having an appropriate polarity so that the difference between the summation signal and said signal at the second comparator input terminal is indicative of the sum of the at least one first input signal and the plurality of second input signals, wherein the comparator is further arranged for producing a comparator output signal based on the sum of the at least one first input signal and the plurality of second input signals. The multi-bit quantizer circuit further comprises a control logic block for determining a multi-bit representation of the sum from the comparator output signal.

摘要翻译： 本发明涉及一种用于数字化至少一个第一输入信号和多个第二输入信号的和的电路，包括：被动加法器电路，被配置为执行第二输入信号的求和并输出求和信号， - 一 多比特量化器电路，包括比较器，用于将在第一比较器输入端施加的所述求和信号与施加在第二比较器输入端的信号进行比较，所述信号从至少一个第一输入信号导出，并具有适当的极性 第二比较器输入端的求和信号和所述信号之间的差表示至少一个第一输入信号和多个第二输入信号之和，其中该比较器进一步被布置用于产生基于比较器输出信号的比较器输出信号 在所述至少一个第一输入信号和所述多个第二输入信号的和之间。 多比特量化器电路还包括用于确定来自比较器输出信号的和的多位表示的控制逻辑块。