-
公开(公告)号:JP2017538363A
公开(公告)日:2017-12-21
申请号:JP2017531903
申请日:2015-12-14
发明人: コルビシュレイ、フィル
IPC分类号: H03F3/45
CPC分类号: H03F3/45632 , H03F3/45188 , H03F3/45941 , H03F2200/18 , H03F2200/24 , H03F2200/453 , H03F2200/456 , H03F2200/555 , H03F2200/75 , H03F2203/45036 , H03F2203/45072 , H03F2203/45074 , H03F2203/45088 , H03F2203/45101 , H03F2203/45134 , H03F2203/45136 , H03F2203/45174 , H03F2203/45202 , H03F2203/45208 , H03F2203/45244 , H03F2203/45424 , H03F2203/45434 , H03F2203/45702
摘要: トランジスタの差動対6、8と、テールトランジスタ10と、を備えたロングテール対トランジスタ構成2と、自回路のフィードバック電流を変化させことによって複製電圧を基準電圧に一致させるように構成された複製回路4と、を備える差動増幅器であって、複製回路4のフィードバック電流を変化させることによって、ロングテール対トランジスタ構成2のテールトランジスタ10に、テールトランジスタ10を流れるテール電流を制御するバイアス電圧を供給し、ロングテール対トランジスタ構成2の同相電圧を決定する。【選択図】図1
-
公开(公告)号:JP2016504692A
公开(公告)日:2016-02-12
申请号:JP2015552019
申请日:2013-12-17
发明人: オライ ルステン、ヨール , オライ ルステン、ヨール
CPC分类号: G01R31/041 , G01R31/2894 , G01R31/31907 , G01R31/31926 , G06F11/2236 , G06F11/263
摘要: マイクロコントローラの動作を分析するための装置は、マイクロコントローラ集積回路(2)と、アナライザ(12)および発生機(14)からなるグループから選択される少なくとも一つの機器と、前記マイクロコントローラ集積回路(2)と前記機器(12、14)との設定可能な相互接続を包含する相互接続モジュール(8)と、を備える。前記装置は、また、前記相互接続モジュール(8)を制御して、ユーザが選択した機能と、前記マイクロコントローラ集積回路(2)の定められた機能および接続とに基づいて前記相互接続を決定するように構成されたソフトウェア(16)を含み、前記装置自体が、前記マイクロコントローラ集積回路(2)の少なくとも一部の機能および接続を決定するように設定される。【選択図】図1
摘要翻译: 用于分析的微控制器的操作装置中,微控制器集成电路(2),从由分析器(12)和发电机(14)的组中,微控制器集成电路(选择的至少一个设备 它包括一个交叉连接模块包括配置互连和2)和所述装置(12,14)(8)中,。 该装置还表示以控制互连模块(8),确定基于由用户,所述的微控制器集成电路中选择的功能的互连(2)的定义的函数和连接 其中,作为所述设备被配置本身的配置软件(16),以确定至少一些功能和微控制器集成电路的连接(2)。 点域1
-
公开(公告)号:JP2016502353A
公开(公告)日:2016-01-21
申请号:JP2015544535
申请日:2013-11-28
发明人: ハウニェス オルセン、ラッセ , ハウニェス オルセン、ラッセ , ベルントセン、フランク , ブランドセグ、ルネ
IPC分类号: H04N13/04
CPC分类号: H04N13/0497 , G09G5/18 , G09G2370/16 , H04N13/0429
摘要: 立体視装置(16)は、ディスプレイ(2)と同期される。ディスプレイ(16)が生成するかまたはそれと同期した信号(8)が送信される。信号(8)は、データパケットシーケンス(204)を含み、シーケンスの各データパケット(202a〜202e)は、データ識別部分を含む。立体視装置(16)は、データパケットシーケンス(204)からデータパケット(202b)を受信する。データパケットシーケンス(204)におけるデータパケット(202b)の位置は、前記の識別部分を使用して識別される。データパケット(202b)に関連するタイミング情報は、前記の位置を使用して決定される。このタイミング情報は、立体視装置(16)をディスプレイ(2)と同期させるため、および、後続のパケットを受信するために立体視装置(16)の受信機(22)をいつ起動するかを決定するために使用される。【選択図】図1
摘要翻译: 立体装置(16)与所述显示器(2)同步。 到或与信号显示(16)同步的形成(8)被传输。 信号(8)包括数据分组序列(204),所述序列(202A〜202E)包括识别部分的每个数据分组。 立体装置(16)接收从数据包序列(204)的数据分组(202B)。 在数据包序列(204)的数据分组(202B)的位置是使用的所述识别特征识别。 定时与数据分组(202B)相关联的信息是使用的位置确定。 该定时信息被用于立体设备确定(16)与所述显示器(2),以及立体装置(16)的接收器,用于接收一个后继分组何时开始(22)同步的 它是用来。 点域1
-
公开(公告)号:JP2015527639A
公开(公告)日:2015-09-17
申请号:JP2015519326
申请日:2013-06-20
摘要: データ信号(sig_fast)を第1クロック・ドメイン(4)から第2クロック・ドメイン(8)へ転送するシステム(1)で、第1クロック・ドメイン(4)が第2クロック・ドメイン(8)内の第2クロック(ck_slow)よりも高い周波数の第1クロック(ck_fast)を有する。システム(1)は、第1クロック・ドメイン(4)からの入力信号(sig_fast)を受信する信号入力部(10)と、第2クロック(ck_slow)が次の遷移から離れた自サイクルの一期間にあるかどうかを確認する確認手段(16,18)と、該確認手段(16,18)が、第2クロック(ck_slow)が次の遷移から離れた自サイクルの一期間にあると判断する場合、入力信号(sig_fast)を第2クロック・ドメイン(8)に転送する手段(22)とを有する。確認手段(16,18)のクロックは第1クロック(ck_fast)から供給される。【選択図】図1
摘要翻译: 用于从第一时钟域(4)传送数据信号(Sig_fast)向第二时钟域(8),所述第一时钟域的系统(1)(4)所述第二时钟域的(8)在 第二时钟(ck_slow)第一时钟频率比(ck_fast)更高。 系统(1)包括:信号输入单元,用于从第一时钟域(4)(sig_fast)(10),一个周期的自己的周期的第二时钟(Ck_slow)的时间接收输入信号是远离下一个过渡 和确认的装置(16,18),以检查是否一个,如果所述检测装置(16,18),第二时钟(Ck_slow)被确定为在一个周期的自己的周期的时间从下一个过渡远 和装置(22),用于将输入信号(Sig_fast)转移到第二时钟域(8)。 时钟检测装置(16,18)从第一时钟(Ck_fast)提供。 点域1
-
公开(公告)号:JP2015524964A
公开(公告)日:2015-08-27
申请号:JP2015519340
申请日:2013-06-26
发明人: ダヴィッド スタプレトン、ヨエル , ダヴィッド スタプレトン、ヨエル
IPC分类号: G06F9/445
CPC分类号: G06F9/547 , G06F8/65 , G06F9/44521 , G06F9/44557
摘要: 集積回路型無線通信デバイスは、プロセッサとメモリと無線通信ロジックとを備える。メモリには、所定の無線プロトコルに従って無線通信ロジックを制御する命令を含むファームウェアモジュールが所定アドレスに格納される。プロセッサは、各々にスーパーバイザ呼び出し番号が関係付けられたスーパーバイザ呼び出し命令を受信し、(i)ファームウェアモジュールのスーパーバイザ呼び出し処理機能を起動して、(ii)呼び出し処理機能がスーパーバイザ呼び出し番号を利用できるようにすることによって、スーパーバイザ呼び出し命令に応答するように構成される。ソフトウェアアプリケーションは、メモリに読み込まれ、所定アドレスに格納される。そして、起動すべき機能に対応する所定のスーパーバイザ呼び出し番号が関係付けられたスーパーバイザ呼び出し命令を発行することによって、ファームウェアモジュールから無線通信機能を起動するように設定される。【選択図】図3
摘要翻译: 集成电路类型的无线通信设备包括处理器和存储器和无线通信的逻辑。 的存储器,包含用于控制在根据预定的无线协议的无线通信的逻辑指令的固件模块被存储在预定的地址。 处理器接收管理程序调用指令给监督者呼叫号码被关联到每个中,(i)启动所述固件模块的管理程序调用处理功能,(ⅱ)作为提供给监呼叫号码呼叫处理功能 通过配置为响应主管调用指令。 软件应用程序加载到存储器中,它被存储在预定的地址。 然后,通过发出一个管理程序调用指令,其中要被激活功能相关联对应于所述预定的监呼叫号码,被配置为启动从所述固件模块的无线通信功能。 点域
-
公开(公告)号:JP2017511984A
公开(公告)日:2017-04-27
申请号:JP2016539909
申请日:2014-12-10
摘要: 第一デバイス8と第二デバイス2との間のデジタル無線通信の方法が開示されている。各デバイスは、無線送信機4、10および無線受信機6、12を備えていて、該方法は、第一デバイス8が前記第二デバイス2にデータ値を含む第一メッセージ22を送信することと、第二デバイス2が前記第一メッセージ22を受信して前記データ値が存在するかどうかを判断することと、第二デバイス2が前記メッセージ22と関係付けられた受信信号強度を決定することと、前記データ値が存在すると判断した場合は第二デバイス2が前記受信信号強度を閾値と比較することと、第二デバイス2が、前記受信信号強度が前記閾値を超える場合は第二メッセージ32を第一デバイス8に送信するが、前記受信信号強度が前記閾値を下まわる場合は前記第二メッセージ32を送信しないこととを含む。【選択図】図3
-
公开(公告)号:JP2015527638A
公开(公告)日:2015-09-17
申请号:JP2015519325
申请日:2013-06-19
发明人: ドベルトヴェー ヴェノス、アルネ , ドベルトヴェー ヴェノス、アルネ , ハウゲン、エラグナール
CPC分类号: G06F13/124 , G06F1/10 , G06F1/3287 , G06F13/4221 , Y02D10/171 , Y02D50/20
摘要: マイクロ制御デバイスは、少なくとも一つのプロセッサ8と、一つ以上の周辺装置6と、リソース供給モジュール2、とを備える。プロセッサ8と周辺装置6は、各々が、電力および/またはクロック信号を必要とするときに、信号を生成するように構成されている。これらの信号は、リソース供給モジュール2を促して要求されたリソースを供給する。【選択図】図1
摘要翻译: 所述微控制器装置包括至少一个处理器8,和一个或多个外围设备6,资源供应模块2,和。 处理器8和外围设备6各自中,需要电源和/或时钟信号的情况下,并且被配置成产生信号。 这些信号,提供所请求的资源,鼓励资源供应模块2。 点域1
-
公开(公告)号:JP2015525916A
公开(公告)日:2015-09-07
申请号:JP2015519342
申请日:2013-06-26
发明人: フランク ベルントセン , フランク ベルントセン , マルヴィク、オーラ , オルセン、ラッセ , ダヴィッド ステイプルトン、ヨエル , ダヴィッド ステイプルトン、ヨエル
IPC分类号: G06F12/14
CPC分类号: G06F3/0622 , G06F3/064 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F12/1433 , G06F12/1441 , G06F12/1483 , G06F21/77 , G06F21/79 , G11C16/22
摘要: 【課題】。【解決手段】プロセッサと、実行可能コードを格納するためのメモリと、メモリ保護論理回路と、を含む集積回路装置である。メモリ保護論理回路は、メモリの保護領域に対する読出保護フラグの状態を判定し、プロセッサによってメモリ読出要求を検出し、メモリ読出要求が、メモリの前記保護領域のアドレスに対するものであるかどうかを判定し、メモリの保護領域に格納されているコードをプロセッサが実行している間に、プロセッサがメモリ読出要求を発行したかどうかを判定し、一つ以上のアクセス条件を一つも満たさないとき前記保護領域に対する前記読出保護フラグが設定されていれば、保護領域のアドレスに対する、読出要求を拒否し、複数のアクセス条件の少なくとも一つは、前記メモリの前記保護領域に格納されているコードをプロセッサが実行している間に、前記プロセッサが前記メモリ読出要求を発行する。【選択図】図1
摘要翻译: 了本发明。 和处理器,用于存储可执行代码,它是包括存储器保护逻辑电路的集成电路装置中的存储器。 存储器保护逻辑电路确定用于存储器的受保护区域的读保护标志的状态,检测由处理器读取请求的存储器,所述存储器读取请求可确定是否这些以在所述存储器的被保护区的地址 ,而存储在存储器的处理器的受保护区域的代码执行,受保护区域时,所述处理器确定所发出的存储器是否读请求时,它不满足之一的一个或多个存取条件 其中,如果所读取的保护标志设定为,对于保护区的地址,拒绝所述读请求,所述多个接入条件中的至少一个,所述处理器执行存储在存储器中的受保护区域的代码 而你,处理器发出存储器读取请求。 点域1
-
公开(公告)号:JP2015525915A
公开(公告)日:2015-09-07
申请号:JP2015519324
申请日:2013-06-14
发明人: オルセン、ラッセ , ラステン、ヨーア , ドブルヴェ ヴェナス、アーネ , ドブルヴェ ヴェナス、アーネ
CPC分类号: G06F11/0757 , G06F11/1497
摘要: マイクロプロセッサ装置は、前記装置をリセットすることができるタイマと、ハードウェアである複数のレジスタ(4)と、を備え、前記複数のレジスタ(4)は、前記複数のレジスタの集合的な所定の状態が前記装置をリセットすることを防ぐように論理的に構成される。前記装置は、複数の機能を有するソフトウェア(2)を備え、前記複数の機能は、前記複数の機能のそれぞれが正常に実行されたときは、前記複数のレジスタを前記所定の状態にするように構成される。
摘要翻译: 微处理器设备包括能够复位装置的计时器包括:多个寄存器(4)是一个硬件,所述多个寄存器(4),集体预定所述多个寄存器的 状态逻辑被配置为防止复位器件。 该装置具有多个功能的软件(2),所述多个功能,当所述多个功能中的每一个都正常执行,以使得所述在所述多个寄存器的规定的状态 构建。
-
公开(公告)号:JP2017538364A
公开(公告)日:2017-12-21
申请号:JP2017531913
申请日:2015-12-14
发明人: コルビシュレイ、フィル
CPC分类号: H03F3/45183 , H03F3/45188 , H03F3/45475 , H03F3/45632 , H03F2200/18 , H03F2200/234 , H03F2200/297 , H03F2200/453 , H03F2200/456 , H03F2200/555 , H03F2200/75 , H03F2203/21112 , H03F2203/21157 , H03F2203/45036 , H03F2203/45051 , H03F2203/45084 , H03F2203/45088 , H03F2203/45101 , H03F2203/45134 , H03F2203/45174 , H03F2203/45201 , H03F2203/45202 , H03F2203/45208 , H03F2203/45264 , H03F2203/45406 , H03F2203/45424 , H03F2203/45434 , H03F2203/45512 , H03F2203/45528 , H03F2203/45562 , H03F2203/45631 , H03F2203/45644 , H03F2203/45652 , H03F2203/45682 , H03F2203/45694 , H03F2203/45702
摘要: 演算増幅器は、差動入力信号18、20を受信して増幅することによって第一差動出力信号22、24を提供するように設けられた第一差動対トランジスタ8、10を備えた第一増幅段4と、第一差動出力信号22、24を受信して増幅することによって第二差動出力信号38、40を提供するように設けられた第二差動対トランジスタ26、28を備えた第二増幅段6と、を備える。【選択図】図1
-
-
-
-
-
-
-
-
-