利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

117 条记录 (耗时 0.026 秒)

    演算増幅器
    4.
    发明专利
    演算増幅器 有权
    运算放大器

    公开(公告)号：JPWO2014087980A1

    公开(公告)日：2017-01-05

    申请号：JP2014551096

    申请日：2013-12-03

    申请人： 国立研究開発法人産業技術総合研究所

    发明人： 大内　真一 ,  真一 大内

    IPC分类号： H03F3/38

    CPC分类号： H03F3/393 ,  H03F3/005 ,  H03F3/45179 ,  H03F3/45192 ,  H03F3/45475 ,  H03F2200/168 ,  H03F2200/249 ,  H03F2200/271 ,  H03F2200/405 ,  H03F2203/45366 ,  H03F2203/45512 ,  H03F2203/45544 ,  H03F2203/7212

    摘要： 動作電圧を縮小した場合でも、回路が動作しない領域を生ぜず、かつ、回路の利得を低下させることなく動作可能な演算増幅器を提供する。ハイパスフィルタ102〜105は、その出力信号により、各差動増幅器Gm1〜Gm4のそれぞれが動作可能となる同相レンジ内に入る電位で差動増幅器Gm1〜Gm4の入力ノードをバイアス設定する。これにより、電源電圧が低下した際にも有効に各差動増幅器Gm1〜Gm4を動作させることが可能となり、正常な増幅動作が可能となる。また、動作電圧の低下による利得の低下は生じない。従って、同一集積回路チップ上にディジタル回路とアナログ回路とを混載する用途に適用して好適である。2段以上の差動増幅器の各入力側にハイパスフィルタが必要となる場合に、低周波側で生ずる位相余裕の低域に対して、複数経路による位相補償方法が提供され、正常な振幅動作が可能となる。

    摘要翻译： 即使当没有显影区，其中电路不工作时降低的工作电压，并且在不降低电路的增益提供了一种可操作的运算放大器。 高通滤波器102至105是输出信号，用于偏置设定差动放大器Gm1的〜GM4的输入节点在每个相应的差分导放大器Gm1〜GM4进入可操作以成为同相范围的电位。 因此，落下时的电源电压变得有可能即使操作差分放大器Gm1的〜GM4有效的，它能够校正扩增。 此外，存在在增益没有减少由于工作电压的降低。 因此，它适合于形成两个相同的集成电路芯片上的数字和模拟电路的应用。 如果需要对差分放大器的两个或多个阶段中的每个输入的高通滤波器，以低频率侧，提供了多条路径的相位补偿方法所生成的低频率的相位裕度，是正常的振幅操作 它可以成为。

    差動増幅回路
    6.
    发明专利
    差動増幅回路 审中-公开
    差分放大器电路

    公开(公告)号：JP2015220689A

    公开(公告)日：2015-12-07

    申请号：JP2014104659

    申请日：2014-05-20

    申请人： 富士通株式会社

    发明人： 大石 和明

    IPC分类号： H03F3/45

    CPC分类号： H03F3/45179 ,  H03F1/0211 ,  H03F1/0272 ,  H03F3/45085 ,  H03F3/45197 ,  H03F3/45659 ,  H03F3/45748 ,  H03F2200/144 ,  H03F2203/45118 ,  H03F2203/45418 ,  H03F2203/45434 ,  H03F2203/45481 ,  H03F2203/45512 ,  H03F2203/45526 ,  H03F2203/45528 ,  H03F2203/45631 ,  H03F2203/45694 ,  H03F2203/45702

    摘要： 【課題】低電源電圧で動作する差動増幅回路を提供することを課題とする。 【解決手段】差動増幅回路は、ゲートが第1及び第2の差動入力ノードに接続される第1及び第2のトランジスタ(111,112)と、ドレインが第1及び第2のトランジスタに接続される第3及び第4のトランジスタ(113,114)と、第3及び第4のトランジスタのドレイン及びゲート間に接続される第1及び第2の抵抗と、ゲートが第1及び第2のトランジスタのドレインに接続され、ドレインが第1及び第2の差動出力ノードに接続される第5及び第6のトランジスタ(122,132)と、ドレインが第1及び第2の差動出力ノードに接続される第7及び第8のトランジスタ(121,131)と、第7及び第8のトランジスタのドレイン及びゲート間に接続される第3及び第4の抵抗を有する。 【選択図】図1

    摘要翻译： 要解决的问题：提供能够以低电源电压工作的差分放大器电路。解决方案：差分放大器电路包括：第一和第二晶体管（111,112），其栅极分别连接到第一和第二差分输入节点 ; 第三和第四晶体管（113,114），其漏极分别连接到第一和第二晶体管; 分别连接在第三和第四晶体管的漏极和栅极之间的第一和第二电阻器; 其栅极分别连接到第一和第二晶体管和漏极的漏极的第五和第六晶体管（122,132）分别连接到第一和第二差分输出节点; 第七和第八晶体管（121,131），其漏极分别连接到第一和第二差分输出节点; 以及分别连接在第七和第八晶体管的漏极和栅极之间的第三和第四电阻器。

    Class d amplifier and electronic apparatus
    7.
    发明专利
    Class d amplifier and electronic apparatus 有权
    D类放大器和电子设备

    公开(公告)号：JP2014165689A

    公开(公告)日：2014-09-08

    申请号：JP2013035304

    申请日：2013-02-26

    申请人： Kyocera Corp ,  京セラ株式会社

    发明人： INUKAI TSUNEYASU

    IPC分类号： H03F3/217

    CPC分类号： H03F3/217 ,  H03F1/0205 ,  H03F1/0211 ,  H03F3/185 ,  H03F3/1855 ,  H03F3/211 ,  H03F3/2171 ,  H03F3/2173 ,  H03F3/45475 ,  H03F2200/03 ,  H03F2200/351 ,  H03F2200/411 ,  H03F2203/21106 ,  H03F2203/45512 ,  H03F2203/45528 ,  H03F2203/45552 ,  H03F2203/45568 ,  H03F2203/45571 ,  H03F2203/45594 ,  H04R3/00 ,  H04R17/00

    摘要： PROBLEM TO BE SOLVED: To provide a class D amplifier that keeps from adding to a cost even if increasing an upper limit of a maximum frequency, and keeps an output from becoming unstable because of LC resonance.SOLUTION: The class D amplifier includes: a first output circuit having first and second switching devices connected in series between a first power line for feeding a first potential and a second power line for feeding a second potential lower than the first potential, and adapted to operate complementarily to each other; a first capacitor connected between the first power line and the second power line; a pulse width modulator for generating a pulse-width-modulated switching signal on the basis of a triangular wave and an audio signal to feed the first output circuit; and a slew rate limiting amplifier connected to an input section of the pulse width modulator fed with the audio signal, and limiting a slew rate of an output. A sounding device is connected in series with an inductor connected to a first output node of the first output circuit, and configures an LC filter together with the inductor.

    摘要翻译： 要解决的问题：提供一种D类放大器，即使增加最大频率的上限也不会增加成本，并且由于LC共振而使输出变得不稳定。解码：D类放大器包括：a 第一输出电路具有串联连接在用于馈送第一电位的第一电源线和用于馈送低于第一电位的第二电位的第二电力线之间并且适于彼此互补操作的第一和第二开关装置; 连接在所述第一电力线和所述第二电力线之间的第一电容器; 脉冲宽度调制器，用于基于三角波和音频信号产生脉冲宽度调制的切换信号以馈送第一输出电路; 以及连接到馈送有音频信号的脉冲宽度调制器的输入部分并且限制输出的转换速率的转换速率限制放大器。 探测装置与连接到第一输出电路的第一输出节点的电感器串联连接，并与电感器一起配置LC滤波器。

    Operational amplification circuit
    8.
    发明专利
    Operational amplification circuit 有权
    操作放大电路

    公开(公告)号：JP2014147050A

    公开(公告)日：2014-08-14

    申请号：JP2013016110

    申请日：2013-01-30

    申请人： Seiko Instruments Inc ,  セイコーインスツル株式会社

    发明人： TOMIOKA TSUTOMU

    IPC分类号： H03F3/34

    CPC分类号： H03F1/26 ,  G06G7/186 ,  H03F3/387 ,  H03F3/45475 ,  H03F2203/45138 ,  H03F2203/45356 ,  H03F2203/45512

    摘要： PROBLEM TO BE SOLVED: To provide an operational amplification circuit that is tolerant of a fluctuation in clock phase difference.SOLUTION: A FIR filter can be used for adding an input signal of the FIR filter and a signal that is a delayed version of the input signal of the FIR filter to remove chopping noise. This is tolerant of a fluctuation in clock phase difference regardless of a phase difference between clocks for controlling a chopping circuit and the FIR filter.

    摘要翻译： 要解决的问题：提供一种容忍时钟相位差波动的运算放大电路。解决方案：FIR滤波器可用于添加FIR滤波器的输入信号和作为输入的延迟版本的信号 FIR滤波器的信号去除斩波噪声。 无论时钟与控制斩波电路和FIR滤波器之间的相位差如何，都能够容忍时钟相位差的波动。