半導体装置および電子制御装置
    1.
    发明专利

    公开(公告)号:JP2020014356A

    公开(公告)日:2020-01-23

    申请号:JP2018136573

    申请日:2018-07-20

    发明人: 相馬 治

    IPC分类号: H03K17/687 H02H11/00

    摘要: 【課題】負荷から電源への逆方向の通電を遮断することが可能な半導体装置および電子制御装置を提供する。 【解決手段】電力用トランジスタQN1は、正極電源端子Pi2(+)と負荷駆動端子Po2(+)との間に設けられ、ソースおよびバックゲートが正極電源端子Pi2(+)側に結合される。電力用トランジスタQN2は、電力用トランジスタQN1と直列に設けられ、ソースおよびバックゲートが負荷駆動端子Po2(+)側に結合される。昇圧回路CP1aは、電力用トランジスタQN1のゲートを充電する。ゲート放電回路DCG1aは、負極電源端子Pi2(−)の電位が正極電源端子Pi2(+)の電位よりも高い場合に、電力用トランジスタQN1のゲート電荷をソースへ放電する。 【選択図】図3

    半導体装置および電子制御装置
    2.
    发明专利

    公开(公告)号:JP2019054384A

    公开(公告)日:2019-04-04

    申请号:JP2017176885

    申请日:2017-09-14

    发明人: 相馬 治

    IPC分类号: B60R16/02 H03K17/00

    摘要: 【課題】通電経路上に直列に挿入される2個のトランジスタを含んだ電子制御装置において、2個のトランジスタの両端の片側電位しか設定できない場合であっても、2個のトランジスタのショート故障を検出する。 【解決手段】電圧印加回路VAP_Hは、電力用トランジスタQH1,QH2が共にオフに制御された状態で、電力用トランジスタQH1と電力用トランジスタQH2の共通接続ノードNxに、診断用電位Vxh(例えば、ボディダイオードDh1,Dh2が共にオフ状態を維持できるレベル)を印加する。電圧判定回路VJG_Hは、共通接続ノードNxに印加された診断用電位Vxhの変化を検出することで、電力用トランジスタQH1,QH2のショート故障の有無を判定する。 【選択図】図3

    半導体装置の電流検出方法および半導体装置
    5.
    发明专利
    半導体装置の電流検出方法および半導体装置 审中-公开
    电流检测方法和半导体器件

    公开(公告)号:JP2016200570A

    公开(公告)日:2016-12-01

    申请号:JP2015082772

    申请日:2015-04-14

    CPC分类号: G01R19/32 G01R1/203 G01R15/09

    摘要: 【課題】高精度な電流検出機能を備えた半導体装置を提供する。 【解決手段】1個のパッケージに2個の半導体チップCHP1,CHP2が搭載される半導体装置SIPを用いて電流検出を行う。半導体チップCHP1は、負荷駆動端子PNldを介して負荷に電力を供給する電力供給用トランジスタQdと、負荷駆動端子に流れる電流を検出する電流検出回路IDETとを有する。当該半導体装置SIPの検査工程では、半導体チップCHP1における電流検出回路IDETの電気的特性が検査され、当該検査結果に基づいて得られる補正式の情報が半導体チップCHP2の記憶回路MEMに書き込まれる。半導体チップCHP2は、電流検出回路IDETによる検出結果を当該記憶回路MEMの補正式の情報に基づいて補正する。 【選択図】図2

    摘要翻译: 具有高度准确的电流检测的半导体器件。 它执行电流与两个半导体芯片CHP1检测CHP2半导体器件SIP安装在一个封装中。 半导体芯片CHP1具有经由负载驱动端子PNLD,一个电流检测电路IDET用于检测电流流过负载驱动销的电源晶体管Qd提供电力到负载。 所述的半导体装置,SIP检查过程中,电流检测电路IDET的电气特性检查中的半导体芯片CHP1,测试结果的基础上被写入在半导体芯片CHP2的存储器电路MEM上获得的校正方程的信息。 半导体芯片CHP2是基于所述电流检测电路IDET存储电路MEM的校正方程信息的检测结果进行校正。 .The

    半導体装置
    6.
    发明专利
    半導体装置 审中-公开
    半导体器件

    公开(公告)号:JP2016072520A

    公开(公告)日:2016-05-09

    申请号:JP2014202416

    申请日:2014-09-30

    IPC分类号: H01L25/18 H01L21/60 H01L25/04

    摘要: 【課題】半導体装置の信頼性を向上させる。 【解決手段】半導体装置は、半導体チップCP1,CP2と、複数のリードと、複数のワイヤと、それらを封止する封止部とを有している。半導体チップCP1は、パッド電極P1a,P1bと、パッド電極P1a,P1b間を電気的に接続する内部配線NHとを有している。半導体チップCP2のパッド電極P2aと半導体チップCP1のパッド電極P1aとはワイヤBW1を介して電気的に接続され、半導体チップCP1のパッド電極P1bはワイヤBW2を介してリードLD1に電気的に接続されている。リードLD1と半導体チップCP1との間の距離は、リードLD1と半導体チップCP2との間の距離よりも小さい。そして、パッド電極P1a,P1bおよび内部配線NHは、半導体チップCP1内に形成されているいずれの回路とも電気的に接続されていない。 【選択図】図34

    摘要翻译: 要解决的问题:提高半导体器件的可靠性。解决方案:半导体器件包括半导体芯片CP1,CP2,多个引线,多个引线和用于封装半导体芯片,引线和引线的封装部分。 半导体芯片CP1具有用于电连接焊盘电极P1a,P1b的焊盘电极P1a,P1b和内部布线NH。 半导体芯片CP2的焊盘电极P2a和半导体芯片CP1的焊盘电极P1a经由布线BW1电连接。 半导体芯片CP1的焊盘电极P1b经由引线BW2与引线LD1电连接。 引线LD1和半导体芯片CP1之间的距离小于引线LD1和半导体芯片CP2之间的距离。 并且焊盘电极P1a,P1b和内部布线NH不与形成在半导体芯片CP1中的任何电路电连接。图34

    半導体装置
    7.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2020047777A

    公开(公告)日:2020-03-26

    申请号:JP2018175242

    申请日:2018-09-19

    摘要: 【課題】故障した出力トランジスタの電流経路を確実に切り離すこと。 【解決手段】電力制御装置10は、出力トランジスタA1,B1〜An,Bnと、出力端子13と、出力トランジスタA1,B1〜An,Bnと出力端子13とを接続するボンディングワイヤBW1〜BWnと、出力トランジスタA1,B1〜An,Bnの出力を制御する出力トランジスタ駆動回路15−1〜15−nと、出力トランジスタA1,B1〜An,Bnの故障を検知する故障検知回路21と、を備えている。故障検知回路21が、出力トランジスタA1,B1〜An,Bnの故障を検知して故障検知信号を出力すると、出力トランジスタ駆動回路15−1〜15−nは、ボンディングワイヤBW1〜BWnに故障非検知時よりも大きな電流を流すように、出力トランジスタA1,B1〜An,Bnの出力を制御する。 【選択図】図2

    半導体装置、電子制御ユニットおよび車両装置

    公开(公告)号:JP2017120250A

    公开(公告)日:2017-07-06

    申请号:JP2016178867

    申请日:2016-09-13

    发明人: 上村 聖 相馬 治

    IPC分类号: B60R16/02 G01R19/165

    摘要: 【課題】各種異常を早期に検出することが可能な半導体装置、電子制御ユニットおよび車両装置を提供する。 【解決手段】半導体装置SIPは、1個のパッケージに搭載される半導体チップCHP1,CHP2を備える。半導体チップCHP1において、電流生成回路IGENは、負荷電流ILに応じたセンス電流ILsと、異常検出回路FDETが異常を検出したことを表すフォルト電流Iftとを生成し、異常の検出有無に応じて一方の電流を電流検出用抵抗Rcsに流す。半導体チップCHP2において、記憶回路MEMは、半導体装置SIPの検査工程で得られるフォルト電流Iftの電流値を判定基準値として保持する。演算処理回路MPUは、判定基準値に基づき規格範囲を定め、アナログディジタル変換回路ADCのディジタル信号が表す電流値が規格範囲内に含まれるか否か異常の検出有無を判定する。 【選択図】図3

    半導体装置
    10.
    发明专利
    半導体装置 审中-公开
    半导体设备

    公开(公告)号:JP2017005125A

    公开(公告)日:2017-01-05

    申请号:JP2015117957

    申请日:2015-06-11

    发明人: 相馬 治 上村 聖

    摘要: 【課題】高機能な半導体装置を提供する。 【解決手段】IPDチップCHPとMCUチップCHMを一つのパッケージ内に含む半導体デバイス200であって、IPDチップCHPは、外部負荷を駆動するパワートランジスタ311と、パワートランジスタ311を駆動するゲート駆動回路312と、パワートランジスタ311の破壊を防ぐ保護回路310とを含み、MCUチップCHMは、保護回路310から出力される検知データを基に演算処理を行う演算処理部301と、演算処理部301のプログラムを格納する記憶部302とを含み、MCUチップCHMは、検知データに応じてパワートランジスタ311の動作を制御する機能を有する。 【選択図】図5

    摘要翻译: 本发明的一个目的是提供一种高性能的半导体器件。 本发明提供了包括所述IPD芯片CHP和MCU芯片CHM在​​一个封装的半导体器件200,IPD芯片CHP包括功率晶体管311以驱动外部负载,栅极驱动电路312用于驱动功率晶体管311 时,和保护电路310,以防止功率晶体管311的破坏,MCU芯片CHM包括用于基于来自保护电路310,在编程操作处理部301输出的检测数据进行运算处理的运算处理单元301 和用于存储的存储单元302中,MCU芯片CHM具有控制在根据所述检测数据中的功率晶体管311的操作的功能。 点域5