半導体装置
    1.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2018182143A

    公开(公告)日:2018-11-15

    申请号:JP2017081631

    申请日:2017-04-17

    IPC分类号: H01L21/52

    CPC分类号: H01L23/492 H01L23/585

    摘要: 【課題】小型化を図りつつ、絶縁破壊の発生を低減することができる。 【解決手段】半導体装置10では、レジスト部材17aの基板14側の辺縁部17a1は、金属板12の外側に面する側面12aの直下の金属ベース板15上の位置15aと金属ベース板15上の位置15aから外側の位置15cとの間に形成される。位置15cは、絶縁板11の外側に面する側面11aの直下の金属ベース板15の位置15bから、金属ベース板15の主面から絶縁板11のおもて面までの高さHをレジスト部材17aの辺縁部17a1で制止されたときのはんだ16の接触角αの正接で除算して得られる距離離れている。これにより、導電パターン13aのはんだ16に対する絶縁距離を十分に取ることが可能となるために、導電パターン13aと絶縁板11との沿面距離を小さくすることができる。 【選択図】図6

    半導体装置
    4.
    发明专利
    半導体装置 有权
    半导体设备

    公开(公告)号:JPWO2014109044A1

    公开(公告)日:2017-01-19

    申请号:JP2014556278

    申请日:2013-01-11

    摘要: 半導体装置(SC)は、1つのチップ領域が分割露光により形成された半導体装置である。層間絶縁膜(II2〜II6)は、素子形成領域においてビア(VH1〜VH5)と配線溝(IT1〜IT5)とを有し、かつガードリング領域においてガードリング用孔(GH2〜GH6)を有している。配線用導電層(CL1〜CL5)はビア(VH1〜VH5)および配線溝(IT1〜IT5)内に形成されている。ガードリング用導電層(GRP2〜GRP6)はガードリング用孔(GH2〜GH6)内に形成されている。ガードリング用導電層(GRP3〜GRP6)の幅の最小寸法(D2A〜D5A)がビア(VH2〜VH5)内における配線用導電層(CL2〜CL5)の幅の最小寸法(D2B〜D5B)よりも大きい。

    摘要翻译: 的半导体装置(SC)是一个芯片区域是通过分割曝光形成的半导体器件。 层间绝缘膜(II2〜II6)经由(VH1〜VH5)和在所述元件形成区域的布线槽(IT1〜IT5),具有与在保护环区域具有保护环孔(GH2〜GH6) 有。 形成在通孔(VH1〜VH5)和内布线槽(IT1〜IT5)布线导电层(CL1〜CL5)。 形成在内部的保护环孔(GH2〜GH6)的保护环(GRP2〜GRP6)导电层。 保护环导电层(GRP3〜GRP6)比(D2A〜D5A)的最小尺寸的宽度的最小尺寸在经由(VH2〜VH5)配线导体层(CL2〜CL5)(D2B〜D5B) 大。

    半導体装置
    8.
    发明专利
    半導体装置 审中-公开
    半导体器件

    公开(公告)号:JP2016072520A

    公开(公告)日:2016-05-09

    申请号:JP2014202416

    申请日:2014-09-30

    IPC分类号: H01L25/18 H01L21/60 H01L25/04

    摘要: 【課題】半導体装置の信頼性を向上させる。 【解決手段】半導体装置は、半導体チップCP1,CP2と、複数のリードと、複数のワイヤと、それらを封止する封止部とを有している。半導体チップCP1は、パッド電極P1a,P1bと、パッド電極P1a,P1b間を電気的に接続する内部配線NHとを有している。半導体チップCP2のパッド電極P2aと半導体チップCP1のパッド電極P1aとはワイヤBW1を介して電気的に接続され、半導体チップCP1のパッド電極P1bはワイヤBW2を介してリードLD1に電気的に接続されている。リードLD1と半導体チップCP1との間の距離は、リードLD1と半導体チップCP2との間の距離よりも小さい。そして、パッド電極P1a,P1bおよび内部配線NHは、半導体チップCP1内に形成されているいずれの回路とも電気的に接続されていない。 【選択図】図34

    摘要翻译: 要解决的问题:提高半导体器件的可靠性。解决方案:半导体器件包括半导体芯片CP1,CP2,多个引线,多个引线和用于封装半导体芯片,引线和引线的封装部分。 半导体芯片CP1具有用于电连接焊盘电极P1a,P1b的焊盘电极P1a,P1b和内部布线NH。 半导体芯片CP2的焊盘电极P2a和半导体芯片CP1的焊盘电极P1a经由布线BW1电连接。 半导体芯片CP1的焊盘电极P1b经由引线BW2与引线LD1电连接。 引线LD1和半导体芯片CP1之间的距离小于引线LD1和半导体芯片CP2之间的距离。 并且焊盘电极P1a,P1b和内部布线NH不与形成在半导体芯片CP1中的任何电路电连接。图34

    撮像装置およびその製造方法
    10.
    发明专利
    撮像装置およびその製造方法 有权
    成像装置及其制造方法

    公开(公告)号:JP2016004961A

    公开(公告)日:2016-01-12

    申请号:JP2014126160

    申请日:2014-06-19

    发明人: 冨田 和朗

    IPC分类号: H01L27/146 H01L27/14

    摘要: 【課題】導波路を備えた撮像装置において、シールリング部を覆う絶縁膜の表面の荒れを阻止する。 【解決手段】半導体基板SUBに、画素領域PE、周辺回路領域PCおよびシールリング領域SRが規定される。周辺回路領域PCにパッド電極PDが形成され、シールリング領域SRにシールリングSRPDが形成された後、パッド電極PDとシールリングSRPDを覆うようにTEOS膜TE2が形成される。パッド電極PDおよびシールリングSRPDをそれぞれ覆うTEOS膜TE2の部分を露出するフォトレジストのパターンが形成されて、露出したTEOS膜TE2にエッチング処理が施される。次に、フォトレジストRP12のパターンが形成された後、エッチング処理を施すことにより、画素領域PEに第2導波路開口部WGH2が形成される。 【選択図】図43

    摘要翻译: 要解决的问题:提供一种具有波导的成像装置,其中可以防止覆盖密封部分的绝缘膜的表面的粗糙度。解决方案:像素区域PE,外围电路区域PC和密封环区域SR为 限定在半导体衬底SUB上。 在外围电路区域PC中形成焊盘电极PD,在密封环区域SR中形成密封环SRPD,然后形成TEOS膜TE2以覆盖焊盘电极PD和密封环SRPD。 形成光致抗蚀剂图案,以便露出覆盖焊盘电极PD和密封环SRPD的每一个的TEOS膜TE2,并对暴露的TEOS膜TE2进行蚀刻处理。 随后,形成光致抗蚀剂RP12的图案,然后进行蚀刻处理,从而在像素区域PE中形成第二波导开口部分WGH2。