利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.029 秒)

    液体を用いて基板に対するチップ部品のアライメントを行う方法
    2.
    发明专利
    液体を用いて基板に対するチップ部品のアライメントを行う方法 审中-公开

    公开(公告)号：JPWO2017159401A1

    公开(公告)日：2018-12-27

    申请号：JP2017008482

    申请日：2017-03-03

    申请人： 東京エレクトロン株式会社 ,  国立大学法人東北大学

    发明人： 菊田 真也 ,  星野 聡彦 ,  福島 誉史 ,  小柳 光正 ,  李 康旭

    IPC分类号： H01L21/52

    摘要： 一実施形態では、基板に液体が供給され、次いで、液体上にチップ部品が配置される。基板は、一方向に長く延びた矩形形状を有する搭載領域を含む第1面を有する。チップ部品の第2面は、搭載領域の形状に略一致する矩形形状を有し、搭載領域の面積に略一致する面積を有する。搭載領域は、第1領域及び第2領域を有する。液体に対する第1領域の濡れ性は当該液体に対する第2領域の濡れ性よりも高い。第1領域は、搭載領域の一対の長辺の中間を通る第1の中心線に対して対称に設けられており、且つ、搭載領域の一対の短辺の中間を通る第2の中心線に対して対称に設けられており、各々が矩形形状を有する複数の部分領域を有している。液体は、第1領域に供給される。

    半導体装置およびその製造方法
    3.
    发明专利
    半導体装置およびその製造方法 有权
    半导体器件及其制造方法

    公开(公告)号：JP2016157844A

    公开(公告)日：2016-09-01

    申请号：JP2015035373

    申请日：2015-02-25

    申请人： 株式会社デンソー ,  国立大学法人東北大学

    发明人： 鈴木 拓 ,  浅海 一志 ,  小柳 光正 ,  福島 誉史 ,  李 康旭

    IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/301 ,  H01L21/60

    摘要： 【課題】チップを高精度に個片化するためのプロセス時間の短縮化が図れ、かつ、アライメント精度の向上を図ることを可能とする。 【解決手段】上チップ10のうち下チップ20側に向けられる裏面12の外周を1周囲む溝部13を形成し、その内側の接続面12aが高精度に寸法決めされるようにす。下チップ20に構成される親水領域および疎水領域の形状や寸法は露光時のマスクによって一義的に決まり、高精度に寸法決めたものとなる。したがって、高精度に寸法決めされた下チップ20の親水領域に水滴30が塗布された状態になるため、接続面12aが高精度に寸法決めされていれば、水滴30上に上チップ10を搭載したときに、上チップ10が下チップ20に対して高精度に位置決めがなされる。 【選択図】図1

    摘要翻译： 要解决的问题：为了实现高精度切割芯片的处理时间的减少，并且提高对准精度。解决方案：在半导体器件及其制造方法中，槽13完全围绕 面对下芯片20的上芯片10的后表面12和槽13的内侧上的连接面12a的尺寸精度高。 在下部芯片20中形成的亲水区域和疏水区域的形状和尺寸通过掩模在曝光时明确地确定，以高精度尺寸。 因此，由于高精度尺寸的下芯片20的亲水区域达到涂覆有水滴30的状态，所以当连接面12a的尺寸精度高且上芯片10安装在水滴上时 如图30所示，上部芯片10以高精度对准下部芯片20.选择的图示：图1

    半導体デバイスおよび半導体デバイスの製造方法
    5.
    发明专利
    半導体デバイスおよび半導体デバイスの製造方法 审中-公开

    公开(公告)号：JPWO2017094874A1

    公开(公告)日：2018-09-13

    申请号：JP2016085865

    申请日：2016-12-02

    申请人： 国立大学法人東北大学 ,  富士フイルム株式会社

    发明人： 小柳 光正 ,  田中 徹 ,  福島 誉史 ,  李 康旭 ,  阿部 洋史 ,  堀田 吉則

    IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/60

    CPC分类号： B23K20/00 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01R11/01 ,  H05K1/14

    摘要： 本発明は、製造コストを抑制可能、かつ歩留まりが高い半導体デバイスおよび半導体デバイスの製造方法を提供する。本発明の半導体デバイスにおいては、第1基体11および第2基体12が、互いに間隔をあけて配置されており、それぞれ互いに対向する位置に第1電極21cおよび第2電極22cが設けられている。導体フィルム13が、絶縁体から成るシート状の基材23と、直径がナノサイズの柱状の導体から成る複数の接続柱24とを有している。基材23は、互いに間隔を開けて平行に配置された各接続柱24の間を充たすよう配置されている。各接続柱24は、両端部24aがそれぞれ基材23の両面から突出するよう設けられている。導体フィルム13は、第1基体11と第2基体12の間に配置され、第1電極21cと第2電極22cとを電気的に接続するよう、各接続柱24の両端部24aがそれぞれ第1電極21cおよび第2電極22cに接合されている。

    半導体装置
    8.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015177098A

    公开(公告)日：2015-10-05

    申请号：JP2014053473

    申请日：2014-03-17

    申请人： 株式会社デンソー ,  国立大学法人東北大学

    发明人： 鈴木 拓 ,  北村 康宏 ,  浅海 一志 ,  小柳 光正 ,  福島 誉史 ,  李 康旭

    IPC分类号： H01L21/60

    CPC分类号： H01L24/32 ,  H01L2224/27013 ,  H01L2224/83385

    摘要： 【課題】基板の一面を親液性領域と撥液性領域とに区画し、液体の表面張力を利用して親液性領域上に半導体チップをアライメントして固定するようにした半導装置において、基板と半導体チップとの間にアンダーフィルを適切に注入して充填できるようにする。 【解決手段】基板10と、基板10の一面1a上に搭載、固定された半導体チップ20と、基板10と半導体チップ20との間に充填されたアンダーフィル30と、を備え、基板10の一面1aのうち半導体チップ20の直下に位置する第1の領域11の表面は親液性領域とされ、第1の領域11を取り巻く第2の領域12の表面は撥液性領域とされており、第2の領域12の一部には、半導体チップ20の端面23の側方から当該端面23に到達するように延びるスリット形状をなし、表面が第1の領域11と同一の親液性を有する第3の領域13が、第2の領域12に代えて設けられている。 【選択図】図1

    摘要翻译： 要解决的问题：在半导体器件中适当地注入和填充衬底和半导体芯片之间，其中衬底的表面被阻挡到亲液区域中，并且驱避区域和半导体芯片固定在亲液区域上 通过利用液体的表面张力对齐的方式。解决方案：半导体器件包括：衬底10; 安装并固定在基板10的一个表面1a上的半导体芯片20; 以及填充在基板10和半导体芯片20之间的底部填充30.位于半导体芯片20正下方的基板10的一个表面1a的第一区域11的表面形成为亲液性区域， 围绕第一区域11的第二区域12的表面被形成为驱避区域。 在第二区域12的一部分上，第三区域13具有从半导体芯片20的端面23侧朝向端面23延伸的狭缝形状，并且其表面与第一区域11具有相同的亲液性 被提供来代替第二区域12。

    半導体装置およびその製造方法
    10.
    发明专利
    半導体装置およびその製造方法 审中-公开
    半导体器件及其制造方法

    公开(公告)号：JP2015216251A

    公开(公告)日：2015-12-03

    申请号：JP2014098449

    申请日：2014-05-12

    申请人： 国立大学法人東北大学

    发明人： 小柳 光正 ,  福島 誉史 ,  李 康旭 ,  田中 徹

    IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L21/3205

    摘要： 【課題】アスペクト比の高い貫通電極を、簡単な工程で形成すること。 【解決手段】第1面11と前記第1面と反対の面である第2面12とを有する半導体基板10の前記第1面に形成された第1貫通電極20aと、前記半導体基板の前記第2面に形成され、前記第1貫通電極に連結し、前記第1貫通電極に連結する領域における幅W2は、前記第1貫通電極の前記領域における幅W1より小さい第2貫通電極20bと、を具備する半導体装置。 【選択図】図3

    摘要翻译： 要解决的问题：通过简单的工艺形成具有高纵横比的直通电极。解决方案：半导体器件包括：形成在具有第一表面11的半导体衬底10的第一表面11上的第一通孔电极20a， 与第一表面相对的表面12; 以及形成在所述半导体衬底的与所述第一贯通电极相连的所述第二表面上并且具有与所述第一贯通电极相连的区域的宽度W2小于所述第一贯通电极的区域的宽度W1的第二贯通电极20b， 。